Cvičenie: Digitálne obvody. nárazom na predmet s cieľom uviesť ho do požadovaného stavu. Väčšinu vyššie uvedených transformácií je možné uskutočniť pomocou digitálnych mikroelektronických zariadení. UU je plne digitálny, keď

18.04.2019

"DIGITÁLNE SCHÉMOVÉ INŽINIERSTVO"

CHARKOV 2006

Predslov

1 LOGICKÉ A SCHEMICKÉ ZÁKLADY DIGITÁLNEHO MIKROOBVODOVÉHO TECHNIKY

1.2 Logické brány

2 KOMBINÁČNÉ SCHÉMY

2.1 Všeobecné ustanovenia

2.2 Dekodéry

2.3 Scramblery

2.4 Demultiplexory

2.5 Multiplexory

2.6 Aritmetické prístroje

3 SPÚŠŤACIE ZARIADENIA

3.1 Základné pojmy

3.2 Asynchrónny klopný obvod RS

3.3 Synchrónne spúšťače

4 REGISTRÁCIE

4.2 Pamäťové registre

4.3 Posunové registre

4.4 Reverzibilné registre

4.5 Všeobecné registre

5 POČÍTAČOV

5.4 Reverzibilné počítadlá

PREDSLOV

Táto metodická príručka obsahuje informácie, ktoré poskytujú štúdium odborov:

- "Digitálne obvody" pre študentov špecializácie 5.091504 (Údržba počítačových a inteligentných systémov a sietí);

- "Mikroobvody" pre študentov špecializácie 5.090805 (dizajn, výroba a Údržba elektronické produkty);

- « Elektronické zariadenia a Mikroelektronika „pre študentov odboru 5.090704 (Návrh, výroba a údržba rádiotechnických zariadení).

Materiál prezentovaný v tejto práci je určený na oboznámenie študentov so základmi moderného digitálneho mikroobvodu a zahŕňa hlavné typy digitálnych zariadení, ktoré sú široko používané ako samostatné produkty vo forme mikroobvodov malého a stredného stupňa integrácie, ako aj ako časť mikroobvodov vysokého stupňa integrácie: mikroprocesory a mikrokontroléry.

Manuál pozostáva z piatich častí:

Základy logiky a obvodov digitálnych mikroobvodov,

Kombinované schémy,

spúšťacie zariadenia,

registre,

Počítadlá.

Prezentácia materiálu je štruktúrovaná tak, aby dôsledne „od jednoduchých po zložité“ prezentovala základné teoretické princípy analýzy a syntézy digitálnych zariadení. Každá sekcia obsahuje podsekcie, ktoré poskytujú informácie o podmienke grafické označenie skúmané zariadenie, jeho tabuľku fungovania, funkčné resp schému zapojenia a časové tabuľky, ak je to potrebné. Každá zo schém je daná Detailný popis logiku svojej práce tak, aby si každý študent osvojil princípy rozboru práce číslicových obvodov a získal potrebné zručnosti. Každá z vyššie uvedených schém je typická pre toto zariadenie... To nevylučuje implementáciu iného obvodu.

Základné pojmy, definície, pravidlá sú zvýraznené tučným písmom, aby bolo zvládnutie predmetu pohodlnejšie a názornejšie.

Vzhľadom na to, že prezentácia materiálu sa vykonáva vo vzostupnom poradí zložitosti študovaných digitálnych zariadení a že každá nasledujúca téma vychádza z materiálu predchádzajúcej, je vhodné použiť údaje metodická príručka v poradí, v akom sú umiestnené príslušné sekcie.

Táto príručka je užitočná nielen pri štúdiu teoretických základov digitálneho mikroobvodu, ale aj pri príprave na výkon laboratórne práce, ktorej účelom je prehĺbenie vedomostí a získanie praktických zručností pri zostavovaní a ladení digitálnych zariadení. Príručku je možné použiť na samoštúdium, ako aj na návrh kurzov a diplomov.

1 LOGICKÉ a schematické ZÁKLADY DIGITÁLNEHO MIKROOBVODOVÉHO TECHNIKY

1.1 Základné pojmy logickej algebry

Logika je veda o zákonoch a formách myslenia.

Matematická logika je veda o aplikácii matematické metódy na riešenie logických problémov.

Všetky digitálne výpočtové zariadenia sú postavené na prvkoch, ktoré vykonávajú určité logické operácie. Niektoré prvky zabezpečujú spracovanie binárnych symbolov reprezentujúcich digitálne alebo iné informácie, iné - prepínanie kanálov, cez ktoré sa informácie prenášajú, a nakoniec tretí - riadenie, aktiváciu rôznych akcií a implementáciu podmienok na ich implementáciu.

Elektrické signály pôsobiace na vstupy a výstupy týchto prvkov majú spravidla dve rôzne úrovne, a preto môžu byť reprezentované binárnymi znakmi, napríklad 1 alebo 0. Dohodneme sa na označení výskytu udalosti (napr. prítomnosť úrovne vysokého napätia -alebo bod obvodu) symbol 1. Tento symbol sa nazýva logická jednotka. Neprítomnosť akejkoľvek udalosti bude označená symbolom 0, ktorý sa nazýva logická nula.

Každému signálu na vstupe alebo výstupe binárneho prvku je teda priradená logická premenná, ktorá môže nadobúdať iba dve hodnoty: stav logickej jednotky (udalosť je pravdivá) a stav logickej nuly (udalosť je nepravda). ). Tieto premenné sa nazývajú Boolean podľa anglického matematika J. Boolea, ktorý v devätnástom storočí vyvinul základné princípy matematickej logiky. Označme logickú premennú symbolom x.

Rôzne booleovské premenné môžu byť prepojené funkčnými závislosťami. Napríklad výraz y = f (x1, x2) označuje funkčná závislosť boolovská premenná y z boolovských premenných x1 a x2, nazývaných argumenty alebo vstupné premenné.

akýkoľvek logická funkcia môže byť vždy reprezentovaný ako súbor najjednoduchších logických operácií. Takéto operácie zahŕňajú:

Negácia (operácia "NIE");

Logické násobenie (spojenie, operácia "AND");

Logické sčítanie (disjunkcia, operácia "ALEBO").

Negácia (operácia „NOT“) je logické spojenie medzi vstupnou logickou premennou x a výstupnou logickou premennou y, v ktorej y je pravdivé iba vtedy, keď x je nepravdivé, a naopak, y je nepravdivé iba vtedy, keď je x pravdivé. Znázornime túto funkčnú závislosť vo forme tabuľky 1.1, ktorá sa nazýva pravdivostná tabuľka.

Pravdivostná tabuľka je tabuľka, ktorá zobrazuje zhodu všetkých možných kombinácií hodnôt binárnych argumentov s hodnotami logickej funkcie.

Tabuľka 1.1- Tabuľka pravdivosti operácie „NIE“.

X	r
0	1
1	0

Logická funkcia NOT premennej y sa zapíše ako y = a znie "y nie je x". Ak je napríklad x tvrdenie o prítomnosti signálu vysokej úrovne (logická jednotka), potom y zodpovedá tvrdeniu o prítomnosti signálu nízkej úrovne (logická nula).

Logické násobenie (spojenie, operácia "AND") je funkcia, ktorá je pravdivá iba vtedy, keď sú všetky násobené premenné pravdivé súčasne. Pravdivostná tabuľka operácie logického násobenia zodpovedá tabuľke 1.2.

Tabuľka 1.2- Pravdivostná tabuľka operácie logického násobenia

x2	x1	r
0	0	0
0	1	0
1	0	0
1	1	1

Operácia AND je označená bodkou (). Niekedy je pointa naznačená. Napríklad operácia „AND“ medzi dvoma premennými x1 a x2 je označená ako y = x1 x2.

Logické sčítanie (disjunkcia, operácia "OR") je funkcia, ktorá je nepravdivá iba vtedy, keď sú všetky členy premenných súčasne nepravdivé. Pravdivostná tabuľka operácie logického sčítania zodpovedá tabuľke 1.3. Operácia "ALEBO" je označená znakom V. Napríklad y = x1 V x2.

Tabuľka 1.3 - Pravdivostná tabuľka operácie logického sčítania

x2	x1	r
0	0	0
0	1	1
1	0	1
1	1	1

1.2 Logické brány

1.2.1 Všeobecné informácie o logických prvkoch

Logické brány sú elektronické obvody ktoré implementujú najjednoduchšie logické funkcie.

Logické prvky sú schematicky znázornené vo forme obdĺžnikov, na poli ktorých je znázornený symbol označujúci funkciu, ktorú tento prvok vykonáva. Napríklad obrázok 1.1 zobrazuje legendu prvkov, ktoré implementujú logické funkcie NOT, AND, OR, AND-NOT, OR-NOT.

Obrázok 1.1-Symboly logické prvky NOT, AND, OR, AND-NOT, OR-NOT

Je zvykom zobrazovať vstupné premenné vľavo a výstupné premenné vpravo. Predpokladá sa, že prenos informácií prebieha zľava doprava.

Ak sú výstupy niektorých prvkov prepojené so vstupmi iných, dostaneme obvod, ktorý implementuje viac komplexná funkcia... Agregát odlišné typy prvky postačujúce na reprodukciu akejkoľvek logickej funkcie sa budú nazývať logickým základom. Prvky AND a NOT predstavujú takýto logický základ.

Logický základ môže pozostávať iba z jedného typu prvkov, napríklad prvku typu AND─NE, ktorého schéma je znázornená na obr. 1.2.

Obrázok 1.2- Schéma získania prvku NAND

Všestrannosť prvku I─NE mu poskytla široké využitie pri vytváraní logických zariadení v digitálnej výpočtovej technike.

Existuje aj množstvo ďalších prvkov, ktoré implementujú najjednoduchšie logické funkcie. Patrí medzi ne napríklad prvok sumácie modulo dva (výlučné OR), ktorý implementuje funkciu nerovnosti dvoch premenných:

Pravdivostná tabuľka a symbol takéhoto prvku sú znázornené na obr. 1.3.

X2	X1	Mať
0	0	0
0	1	1
1	0	1
1	1	0

Obrázok 1.3 - Pravdivostná tabuľka a symbolické označenie prvku "exkluzívne OR".

Funkcia nerovnosti sa rovná jednej iba v prípade, keď majú premenné xl a x2 rôzne hodnoty.

1.2.2 Parametre logických brán

Najjednoduchšie digitálnych prvkov charakterizované nasledujúcimi parametrami:

rýchlosť tc avg,

Nosnosť (faktor výstupného vetvenia) n,

Vstupný kombinačný faktor (počet vstupov logického prvku) t,

Odolnosť proti hluku Un,

Spotreba energie Рср,

Napájacie napätie U,

Úroveň signálu.

Výkon je jedným z kritické parametre, charakterizované priemerným časom oneskorenia šírenia signálu

kde a sú oneskorenia zapnutia a vypnutia obvodu (obrázok 1.4).

Obrázok 1.4 – Oneskorenia zapnutia a vypnutia okruhu

Zaťažiteľnosť ukazuje, koľko logických vstupov je možné súčasne pripojiť k výstupu daného logického prvku bez narušenia jeho výkonu.

Kombinačný faktor vstupu určuje maximálny možný počet vstupov brány. Zvýšenie m rozširuje logické možnosti obvodu vďaka implementácii funkcie väčšieho počtu argumentov na jednom prvku AND-NOT, OR-NOT atď., tým sa však zhoršuje výkon a odolnosť voči šumu.

Imunita charakterizuje schopnosť prvku správne fungovať v prítomnosti rušenia. Odolnosť voči šumu je určená maximálnym prípustným rušivým napätím, pri ktorom je zabezpečená prevádzkyschopnosť obvodu.

Spotreba energie je charakterizovaná priemernou hodnotou

Рср = (Р0 + Р3) / 2,

kde P0 a P3 sú spotreba energie v otvorenom a uzavretom stave obvodu. V tomto prípade sa predpokladá, že v zariadení je v každom okamihu otvorená približne polovica obvodov. V zariadeniach, ktoré majú zložitý menič, však spotreba energie závisí od frekvencie ich spínania. Preto je potrebné vziať do úvahy priemernú spotrebu energie pri maximálnej povolenej frekvencii opakovania spínacích impulzov a pracovnom cykle rovnajúcom sa dvom. Pri určovaní tohto výkonu sa vykoná spriemerovanie počas celej periódy spínania obvodu.

Logické prvky sa vyznačujú aj počtom použitých zdrojov a hodnotami napájacieho napätia, ako aj polaritou a úrovňou vstupných a výstupných signálov.

1.2.3 Základné schémy logické prvky

Z celej škály obvodov a technologickej konštrukcie digitálnych obvodov sú najrozšírenejšie dva hlavné typy: obvody TTL a MOS.

1.2.3.1 Základné integrované obvody TTL

Hlavnou črtou prvkov TTL je použitie viacemitorových tranzistorov (MET) v nich, ktoré implementujú funkciu "AND". Základné integrované obvody TTL implementujú funkciu NAND a majú dva typy výstupov: so záťažou v kolektore výstupného tranzistora VT4 (R3, VT3, VD) a s otvoreným kolektorom. Obe možnosti sú znázornené na obrázkoch 1.5 a 1.6.

Obrázok 1.5-Základný integrovaný obvod TTL so záťažou v kolektore výstupného tranzistora

Obrázok 1.6 - Základný integrovaný obvod TTL s otvoreným kolektorom

V obvode na obrázku 1.5 je na tranzistoroch VT2-VT4 implementovaný komplexný menič, ktorý vykonáva operáciu "NOT", čo umožnilo zabezpečiť vysokú zaťažiteľnosť, dostatočnú rýchlosť a odolnosť obvodu proti hluku. Okrem toho vo výstupnom obvode nie je žiadny priechodný prúd cez obvod + 5V cez R3 - VT3 - VD - VT4 - spoločný vodič, pretože v akomkoľvek stave je jeden z tranzistorov, buď VT3 alebo VT4, uzavretý.

Obvod na obrázku 1.6 s otvoreným kolektorom umožňuje viacero výstupov paralelne, čo zvyšuje zaťažiteľnosť obvodu.

Uvažujme o princípe fungovania základného obvodu TTL (obrázok 1.5) pre dva prípady zodpovedajúce rôznym súborom vstupných signálov.

Prípad 1. Ak sa na všetky vstupy MET VT1 privedú napätia zodpovedajúce úrovni logickej jednotky, potom sú prechody emitorov VT1 zatvorené a prúd preteká cez odpor R1, otvorený kolektorový prechod do bázy tranzistora VT2, otvorenie. Teraz prúd preteká cez odpor R2, otvorený VT2, a potom zosilnený prúd z emitora VT2 vstupuje do základne výstupného invertujúceho tranzistora VT4, otvára ho do nasýtenia, čím spája výstup so spoločným vodičom - a napätie pri výstup Y bude zodpovedať úrovni logickej nuly. V tomto prípade bude tranzistor VT3 zatvorený, pretože potenciál jeho základne nepresiahne 1V, čo nestačí na otvorenie VT3.

naozaj:

UbVT3 = UbeVT4 + UkeVT2 = 0,7 + 0,3 = 1 V;

UeVT3 = UkeVT4 + UVD = 0,3 + 0,7 = 1V.

UbeVT3 = UbVT3 - UeVT3 = 1 - 1 = 0.

Prípad 2. Ak sa aspoň na jednom vstupe MET VT1 objaví vstupné napätie zodpovedajúce úrovni logickej nuly, potom sa otvorí zodpovedajúci prechod báza-emitor VT1, MET prejde do saturačného stavu a potenciál jeho kolektora bude priblížiť sa k nule.

Presnejšie, ak predpokladáme, že logická nula nepresiahne 0,3 V a pokles napätia na otvorenom prechode báza-emitor VT1 je 0,7 V, potom základný potenciál VT1 nebude väčší ako 0,3 + 0,7 = 1 V. V dôsledku toho sa VT2 zatvorí a VT4 sa zatvorí, pretože na ich otvorenie potrebujete 0,7 V a plus 0,7 V na otvorenie prechodu VT1 základňa-kolektor. Takže, aby sa otvoril reťazec VT2 - VT4, je potrebné, aby na základe VT1 bolo aspoň 0,7 + 0,7 + 0,7 = 2,1 V, čo zodpovedá prvému prípadu.

Tranzistor VT3 sa otvorí nasledujúci dôvod... Pretože VT2 je zatvorený, potom cez R2 nepreteká žiadny prúd, a preto na ňom nie je žiadny pokles napätia, preto potenciál na kolektore VT2, a teda na základe VT3, stúpne na 5V. Na výstupe obvod vytvorí napätie zodpovedajúce úrovni logickej jednotky, ktorá je napájaná cez otvorený VT3 od + 5V.

Okrem uvažovaných obvodov TTL sa vyrábajú trojstavové obvody na zabezpečenie spoločnej prevádzky s diaľkovými vedeniami (obrázok 1.7).

Obrázok 1.7 - Základný trojstavový integrovaný obvod TTL

Názov týchto obvodov môže byť zavádzajúci, pretože v skutočnosti nejde o logické hradla s tromi napäťovými úrovňami. Toto sú najbežnejšie logické obvody, ktoré majú tretí stav výstupu - "otvorený". Spájajú v sebe všetky výhody prvkov s odporom v zaťažovacom obvode a schopnosťou pracovať na spoločnej zbernici, ktorú má obvod s otvoreným kolektorom. Obvody s tromi stavmi majú samostatný blokovací vstup C (zvyčajne označovaný CS (Chip Select), pomocou ktorého (keď je naň aplikovaná logická nula) ich možno nastaviť do tretieho stavu bez ohľadu na to, aké signály pôsobia na logické vstupy. Tretí stav je charakterizovaný skutočnosťou, že oba tranzistory VT3 a VT4 sú uzavreté a výstup nie je pripojený k + 5V ani k spoločnému vodiču.

Vzhľadom na ich vylepšené vlastnosti sa zvyčajne používajú ako ovládače zbernice namiesto obvodov s otvoreným kolektorom. V tomto prípade nie je potrebné inštalovať zakončovací odpor.

1.2.3.2 Logické obvody MOSFET

V súčasnosti je k dispozícii niekoľko typov logických obvodov MOSFET. Vlastnosťou integrovaných obvodov na štruktúrach MOS je, že v týchto obvodoch nie sú žiadne odpory a úlohu nelineárnych odporov zohrávajú vhodne zapojené tranzistory. Majú vysokú nosnosť a odolnosť voči hluku a zaberajú malú plochu na povrchu kryštálu, sú technologicky vyspelé a lacné. MOS-tranzistory sú podľa princípu činnosti analogické k elektronickým lampám, pretože sú riadené napätím, nie prúdom.

MOSFET obvody sú stále pomalšie ako obvody založené na bipolárne tranzistory, čo je vysvetlené pomerne významnými kapacitami vytvorenými medzi hradlom, zdrojom, kolektorom a substrátom tranzistora MOS, ktorým trvá určitý čas, kým sa nabijú.

Najrozšírenejšie sú obvody CMOS (komplementárne MOS obvody), v ktorých sú spolu použité n-kanálové aj p-kanálové tranzistory.

Výhodami tranzistorových obvodov CMOS je nízka spotreba energie, vysoká rýchlosť a zvýšená odolnosť proti šumu. V srdci všetkých Logické obvody CMOS leží CMOS invertor (obrázok 1.8).

Obrázok 1.8 - CMOS menič

3 je tu spodný tranzistor s kanálom typu n, horný s kanálom typu p. Brány oboch tranzistorov sú kombinované, sú napájané riadiacim napätím. Substráty sú napojené na zdroje. Keď na vstup príde vysokoúrovňové napätie (logická jednotka), otvorí sa tranzistor s kanálom typu n (dolný) a tranzistor s kanálom typu p (horný) sa uzavrie. Výstupom je signál logickej nuly.

Naopak, keď sa na vstup privedie napätie zodpovedajúce úrovni logickej nuly, horný tranzistor sa otvorí a spodný sa zatvorí. Výstupom je signál logickej jednotky.

Obvod, ktorý implementuje funkciu OR-NOT je znázornený na obrázku 1.9.

Obrázok 1.9 - Schéma OR NOT CMOS

Keď na vstup A príde napätie zodpovedajúce úrovni logickej jednotky, tranzistor VT4 sa otvorí a VT1 sa zatvorí, v dôsledku čoho bude napätie na výstupe zodpovedať úrovni logickej nuly. Keď sa na vstupy A a B privedie napätie zodpovedajúce úrovni logickej nuly, tranzistory VT3 a VT4 sa zatvoria a VT1 a VT2 sa otvoria. V tomto prípade bude napätie na výstupe zodpovedať úrovni logickej jednotky (t.j. blízkej napätiu E).

Obvod, ktorý implementuje funkciu NAND je znázornený na obrázku 1.10.

Obrázok 1.10 - Schéma NAND CMOS

Medzi nevýhody technológie CMOS patrí skutočnosť, že kvôli určitej redundancii tranzistorov nie je možné dosiahnuť rovnako vysokú hustotu balenia ako pri technológii MOS. V obvodoch CMOS však netečie konštantný prúd, čo výrazne znižuje spotrebu energie statický režim... V dynamickom režime sa spotreba energie zvyšuje v dôsledku prebíjania medzielektródových kapacít tranzistorov a súčasného otvárania všetkých tranzistorov v momente ich spínania, tj spotreba takýchto obvodov stúpa s nárastom spínacej frekvencie. .

1.3 Základné zákony logickej algebry

V algebre logiky sú prijaté tieto základné zákony:

Relokačné (komutatívne vlastnosti)

x1 V x2 = x2V x1

x1 x2 = x2 x1

Kombinácia (vlastnosti asociácie)

x1 V (x2 V x 3) = (x1 V x2) V x 3

x1 (x2 x 3) = (x1 x2) x 3

Distribučné (vlastnosti distribúcie)

x1 V x2 x 3 = (x1 V x2) (x1 V x3)

x1 (x2 V x 3) = x1 x2 V x1 x3

Inverzný zákon (de Morganovo pravidlo)

Zákon o viazaní

Pohybové a kombinačné zákony sa nachádzajú v bežnej algebre a niet pochýb.

V bežnej algebre neexistuje distribučný zákon pre násobenie a zákon inverzie. Dôkaz týchto zákonov možno vykonať zostavením pravdivostných tabuliek pre pravú a ľavú stranu rovníc popisujúcich konkrétny zákon.

Inverzný zákon možno použiť na prechod od disjunkcie ku konjunkcii a naopak. Takže ak napríklad použijeme inverziu na ľavú a pravú stranu výrazov odrážajúcich zákon inverzie, dostaneme , a ďalej ... Takáto transformácia môže byť potrebná pri navrhovaní logického obvodu na báze NAND.

V zákone lepenia sa každá dvojica združených elementárnych súčinov líši len jednou premennou (x2), ktorá je zahrnutá v prvom súčine bez negácie a v druhom s negáciou. Takéto základné produkty sa nazývajú susedné. Na susedné produkty sa uplatňuje zákon lepenia, v dôsledku čoho klesá počet sčítaných produktov a znižuje sa počet premenných o jednu. Zostáva len tá premenná, ktorá je nezmenená.

1.4 Disjunktívne normálne formy

Na písanie rovnakej booleovskej funkcie možno použiť mnoho rôznych foriem. Formy, ktoré predstavujú sumy elementárnych produktov, sa nazývajú disjunktívne. normálne formy(DNF).

Elementárny produkt je produkt, v ktorom sú faktormi iba jednotlivé premenné alebo ich negácie.

Je zrejmé, že rovnaká funkcia môže byť reprezentovaná mnohými rôznymi DNF. Existujú však typy DNF, v ktorých môže byť funkcia zapísaná jedinečným spôsobom. Tieto formy sa nazývajú dokonalé disjunktívne normálne formy (SDNF). SDNF je definovaný ako súčet elementárnych produktov, v ktorých sú prítomné všetky premenné, buď s negáciou alebo bez negácie.

Pravidlo pre zápis funkcie SDNF podľa jej pravdivostnej tabuľky:

Pre všetky kombinácie vstupných premenných, ktoré konvertujú funkciu na jednotku, zapíšte elementárne súčiny invertovaním premenných, ktoré sa v tejto kombinácii rovnajú nule, a spojte všetky výsledné elementárne súčiny znamienkami logického súčtu.

Pozrime sa na príklad. Nech je funkcia daná pravdivostnou tabuľkou (tabuľka 1.4). Funkciu SDNF je potrebné zapísať podľa jej pravdivostnej tabuľky.

Tabuľka 1.4- Tabuľka pravdy

x2	x1	x0	F (x2, x1, x0)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

pravdivostná tabuľka takejto funkcie obsahuje tri riadky, v ktorých sa funkcia rovná jednej. Každý z týchto riadkov zodpovedá určitej kombinácii vstupných premenných, konkrétne: 001, 100 a 101.

Na funkciu uvedenú v tabuľke 1.4 aplikujeme pravidlo zápisu SDNF a získame tri elementárne produkty zodpovedajúce vstupným kombináciám. Po spojení týchto produktov znakmi logického súčtu sa dostávame k SDNF:

F (x2, x1, x0) =.

1.5 Minimalizácia boolovských funkcií

SDNF nie je vždy najviac jednoduchý výraz funkcie. identické transformácie umožňujú výrazne zjednodušiť (minimalizovať) vyjadrenia logických funkcií. Každá logická funkcia je implementovaná pomocou konkrétnu sadu zariadení. Čím menej prvkov výraz obsahuje, tým jednoduchšia schéma ktorý implementuje zodpovedajúcu logickú funkciu. Preto je veľmi zaujímavé zvážiť metódy na minimalizáciu logických funkcií.

Rozlišujte medzi analytickými a tabuľkovými metódami minimalizácie.

1.5.1 Analytické metódy

Najbežnejšia je metóda priamych identických premien. Táto metóda spočíva v dôslednom uplatňovaní zákonov a pravidiel identických transformácií algebry logiky na určitý vzorec.

metóda priamych transformácií nie je vhodná na jasné algoritmy. Akcie použité pri implementácii tejto metódy sú určené typom pôvodného transformovaného výrazu, kvalifikáciou interpreta a inými subjektívnymi faktormi. Neprítomnosť takýchto algoritmov výrazne zvyšuje pravdepodobnosť chýb a možnosť získať neúplne minimalizovaný vzorec.

Metóda priamej transformácie je najvhodnejšia pre jednoduché vzorce keď postupnosť premien je interpretovi zrejmá. Najčastejšie sa táto metóda používa na konečnú minimalizáciu výrazov získaných po ich minimalizácii inými metódami.

Túžba algoritmizovať hľadanie susedných elementárnych produktov viedla k vývoju tabuľkové metódy minimalizácia logických funkcií. Jednou z nich je metóda založená na využití Karnotových máp.

1.5.2 Používanie máp Karnaugh

Karnotova mapa je grafické znázornenie pravdivostné tabuľky logických funkcií.

Ide o tabuľku obsahujúcu 2n obdĺžnikových buniek, kde n je počet logických premenných. Napríklad Karnotova mapa pre funkciu štyroch premenných má 24 = 16 buniek. Štruktúra Karnotových máp pre funkcie dvoch a troch premenných je uvedená nižšie.

Obrázok 1.11 - Pravdivostná tabuľka (a) a štruktúra Karnotových máp (b) pre funkciu dvoch premenných

Obrázok 1.12 – Pravdivostná tabuľka (a) a štruktúra Karnotových máp (b) pre funkciu troch premenných

Mapa je označená súradnicovým systémom zodpovedajúcim hodnotám vstupných premenných. Napríklad, horný riadok mapa pre funkciu troch premenných zodpovedá nulovej hodnote premennej x1 a nižšia zodpovedá jej jednotkovej hodnote. Každý stĺpec tejto karty je charakterizovaný hodnotami dvoch premenných: x2 a x3. Kombinácia čísel, ktorá označuje každý stĺpec, ukazuje, pre ktoré hodnoty premenných x2 a x3 sa počíta funkcia umiestnená v bunkách tohto stĺpca.

Ak sa funkcia rovná jednej na špecifikovanej množine premenných, potom jej SDNF nevyhnutne obsahuje elementárny súčin, ktorý na tejto množine nadobúda jednotkovú hodnotu. Bunky Karnotovej mapy reprezentujúce funkciu teda obsahujú toľko jednotiek, koľko je elementárnych produktov v jej SDNF, a každá jednotka zodpovedá jednému z elementárnych produktov.

Všimnite si, že súradnice riadkov a stĺpcov v Karnotovej mape nenasledujú v prirodzenom vzostupnom poradí binárnych kódov, ale v poradí 00, 01, 11, 10. Zmena poradia množín sa vykonáva tak, že susedné množiny susedia , teda... sa líšili hodnotou len jednej premennej. Bunky, v ktorých funkcia nadobúda hodnoty rovné jednej, sú vyplnené jednotkami. Zvyšok buniek je napísaný nulami.

Uvažujme proces minimalizácie pomocou príkladu znázorneného na obrázku 1.13.

Najprv vytvoríme obdĺžniky obsahujúce 2k buniek, kde k je celé číslo. Obdĺžniky sú spojené susedné bunky ktoré zodpovedajú susedným elementárnym produktom.

Obrázok 1.13 – Tabuľka pravdy (a) a Karnaughova mapa (b)

Napríklad na obrázku 1.13 b sa zlúčia bunky so súradnicami 001 a 101. Keď sa tieto bunky zlúčia, vznikne obdĺžnik, v ktorom premenná x1 zmení svoju hodnotu. V dôsledku toho zmizne, keď sa príslušné elementárne produkty zlepia a zostanú len x2 a x3 a premenná x2 sa vezme v inverznej forme, pretože je to 0.

Bunky umiestnené v prvom riadku (obrázok 1.13, b) obsahujú jednotky a susedia. Preto sú všetky spojené do obdĺžnika obsahujúceho 22 = 4 bunky.

Premenné x2 a x3 v rámci obdĺžnika menia svoju hodnotu; teda z výsledného elementárneho produktu zmiznú. Premenná x1 zostáva nezmenená a rovná sa nule. Elementárny produkt získaný spojením buniek prvého riadku na obrázku 1.13.6 teda obsahuje iba jeden x1, ktorý berieme v inverznej forme, pretože rovná sa 0. Vyplýva to najmä zo skutočnosti, že štyri bunky prvého riadku zodpovedajú súčtu štyroch základných súčinov:

Funkcia zodpovedajúca obrázku 1.6 je:

Súbor obdĺžnikov pokrývajúcich všetky jednotky sa nazýva kryt. Všimnite si, že tá istá bunka (napríklad bunka so súradnicami 001) môže byť pokrytá dvakrát alebo viackrát.

Môžeme teda vyvodiť nasledujúce závery:

1. Vzorec vyplývajúci z minimalizácie logickej funkcie pomocou Karnotových máp obsahuje súčet toľkých elementárnych súčinov, koľko je obdĺžnikov v pokrytí.

2. Čím viac buniek v obdĺžniku, tým menej premenných obsahuje príslušný elementárny súčin.

Napríklad pre Karnotovu mapu znázornenú na obrázku 1.14, a, obdĺžnik so štyrmi bunkami zodpovedá elementárnemu súčinu dvoch premenných a štvorec, ktorý pozostáva len z jednej bunky, zodpovedá elementárnemu súčinu, ktorý obsahuje všetky štyri premenné.

Obrázok 1.14-Karnotove mapy pre funkcie štyroch premenných

Funkcia zodpovedajúca pokrytiu znázornenému na obrázku 1.14 a má tvar:

Napriek tomu, že Karnotove mapy sú nakreslené na rovine, okolie štvorcov je zasadené na povrch torusu. Zdá sa, že horná a dolná hranica Karnotovej mapy sa „zlepujú spolu“ a tvoria povrch valca. Pri lepení bočných hraníc sa získa toroidný povrch. Podľa vyššie uvedeného zdôvodnenia zistíme, že bunky so súradnicami 1011 a 0011, znázornené na obrázku 1.14, b, susedia a sú spojené do obdĺžnika. Uvedené bunky skutočne zodpovedajú súčtu základných produktov

Ostatné štyri bunkové jednotky sú spojené rovnakým spôsobom. V dôsledku ich kombinácie získame elementárny produkt. Nakoniec funkcia zodpovedajúca pokrytiu znázornenému na obrázku 1.14, b má tvar

Karnotova mapa, znázornená na obrázku 1.7, c, obsahuje jednotkové bunky umiestnené v rohoch. Všetky štyri bunky susedia a po spojení poskytnú základný produkt.

Vyššie uvedené príklady nám umožňujú formulovať:

Postupnosť minimalizácie logických funkcií pomocou Karnotových máp

1. Zobrazí sa tabuľka pre n premenných a označia sa jej strany.

2. Bunky tabuľky zodpovedajúce množinám premenných, ktoré konvertujú funkciu na jednotku, sú vyplnené jednotkami, ostatné bunky sú vyplnené nulami.

3. Vybrané najlepšie pokrytie tabuľky s pravidelnými obdĺžnikmi, ktoré obkreslíme kontúrami. Každý obdĺžnik by mal obsahovať 2n buniek.

4. Rovnaké bunky s jednotkami môžu byť zahrnuté v rôznych obrysoch.

5. Počet obdĺžnikov by mal byť minimálny a plocha obdĺžnikov by mala byť maximálna.

6. Ku každému obdĺžniku zapíšte súčin len tých premenných, ktoré nemenia svoju hodnotu. Ak sa táto premenná rovná nule, potom je zapísaná v inverznej forme.

7. Výsledné produkty spájame znamienkom logického sčítania.

Pri použití BCD desatinné číslice sú v nich reprezentované štyrmi binárnymi číslicami. Zo všetkých možných 16 kombinácií kódov sa používa iba 10 a ostatné kombinácie sú zakázané a nikdy sa nemôžu vyskytnúť. Ak má niektorá funkcia zakázané množiny premenných, jej hodnoty na týchto množinách nie sú definované a sú v pravdivostnej tabuľke označené X.

Binárne funkcie, ktorých hodnoty nie sú definované pre všetky množiny vstupných premenných, sa nazývajú neúplne definované.

Pri neúplnom minimalizovaní určitú funkciu mala by byť predefinovaná, to znamená, že nedefinované hodnoty buniek Karnotovej mapy by sa mali ľubovoľne nahradiť jednotkami alebo nulami. Je vhodné zvoliť možnosť, v ktorej bude vzorec pre minimalizovanú funkciu najjednoduchší.

1.6 Syntéza kombinačných logických obvodov

Syntéza je proces získania funkčného obvodu, ktorý vykonáva danú logickú funkciu.

Proces vývoja logických obvodov zahŕňa nasledujúcu postupnosť akcií:

1) Z tabuľky pravdy prejdite na mapu Karnot

2) Vykonáme minimalizáciu a získame minimalizovaný logický výraz danú funkciu(pozri 1.5.2)

3) Výsledný logický výraz transformujeme na bázu NAND pomocou zákona inverzie

Pozrime sa na príklad. Zostavte logickú štruktúru danú pravdivostnou tabuľkou znázornenou na obrázku 1.15 a.

Obrázok 1.15 – Tabuľka pravdy (a) a Karnaughova mapa (b)

1) Prejdite na Karnotovu mapu a označte susedné bunky bunkami s pravouhlými obrysmi, ako je znázornené na obrázku 1. 15 b.

2) Pomocou vrstevníc zobrazených na Karnotovej mape získame nasledujúci logický výraz

3) Výsledný logický výraz transformujeme na základ AND-NOT

4) Budovanie logickej štruktúry

Obrázok 1.16 - Logická štruktúra, ktorá implementuje funkciu špecifikovanú pravdivostnou tabuľkou na obrázku 1.15 a

2 KOMBINÁČNÉ SCHÉMY

2.1 Všeobecné ustanovenia

Pri spájaní logických prvkov vznikajú zariadenia, ktorých obvody sa nazývajú logické. Rozlišujte medzi kombinačnými a sekvenčnými schémami.

Kombinované obvody implementujú funkcie, ktorých hodnoty v danom časovom okamihu sú určené iba množinou hodnôt vstupných premenných v rovnakom čase a nezávisia od predchádzajúcich hodnôt vstupu. premenné.

O takýchto schémach sa zvyčajne hovorí, že nemajú vlastnosť pamäte (pravekosť neovplyvňuje výsledok transformácie). Všimnite si, že každý reálny logický prvok má určitý čas oneskorenia pre zmenu výstupného signálu vo vzťahu k vstupu. Medzi najdôležitejšie kombinované obvody patria nasledujúce zariadenia:

dekodéry,

scrambleri,

demultiplexory,

multiplexory,

Sčítačky.

2.2 Dekodéry

Dekodér (dekodér) je zariadenie, ktoré prevádza n-bitový polohový kód na m-bitový jednotný kód, t.j. obsahujúci iba jednu jednotku alebo nulu.

Dekodér má n vstupov a m (m ≤ 2n) výstupov. V konvenčných grafických symboloch sú dekodéry označené ako DC (z anglického decoder).

Obrázok 2.1 znázorňuje konvenčné grafické označenie (UGO) a tabuľku činnosti dvojvstupového dekodéra (2:4).

Vstupy		Výstupy
x1	x0	0	1	2	3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Obrázok 2.1-Konvenčné grafické označenie a tabuľka činnosti dvojvstupového dekodéra (2:4).

Z pracovnej tabuľky dvojvstupového dekodéra vyplýva, že číslo aktívneho výstupu, na ktorom je jednotka, sa zhoduje s binárnym kódom na vstupoch, ak je vyjadrené ako desatinné číslo. Napríklad 012 = 110, 102 = 210, 112 = 310.

Zostavme si dvojvstupový dekodérový obvod, pre ktorý zapíšeme funkcie každého výstupu pomocou pravdivostnej tabuľky a pravidla pre zápis SDNF (pozri 1.4): Výstup 0 -, Výstup 1 -, Výstup 2 -, Výstup 3 -. Na základe získaných logických výrazov dostaneme obvod znázornený na obrázku 2.2.

Obrázok 2.2 - Schéma dvojvstupového dekodéra (2: 4)

2.3 Scramblery

Kodér je zariadenie, ktoré má m vstupov a n výstupov (m ≤ 2n) a konvertuje m-bitový jednotný kód na n-bitový pozičný kód.

V konvenčných grafických symboloch sú kódovače označené ako CD.

Účelom kódovačov je konvertovať jednotlivé vstupné signály na zodpovedajúce kombinácie kódov na výstupoch, ktoré sú určené zodpovedajúcou metódou kódovania vstupných signálov. Každý jednotlivý vstup kodéra zodpovedá len jednej z možných sád výstupných premenných. Zodpovedajúca kombinácia kódov na výstupoch kodéra sa objaví vtedy a len vtedy, keď sa na jeho vstupe objaví jeden signál, ktorý je priradený k tejto výstupnej kombinácii.

Vstupy enumerátora sú očíslované tak, že výskyt jediného signálu na i-tom vstupe vedie k výskytu výstupnej množiny, čo je číslo i zapísané v binárnom systéme. Obrázok 2.3 zobrazuje funkčný diagram a pravdivostnú tabuľku osemvstupového kódovača.

Vstupy								Výstupy
X0	X1	X2	X3	X4	X5	X6	X7	U2	Y1	Y0
0	0	0	0	0	0	0	1	1	1	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	1	0	0	0	0	0	1	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	0	0	1
1	0	0	0	0	0	0	0	0	0	0

Obrázok 2.3 - Funkčná schéma a pravdivostná tabuľka kodéra pre osem vstupov.

2.4 Demultiplexory

Demultiplexor je zariadenie, v ktorom sú signály z jedného informačného vstupu distribuované v požadovanom poradí na niekoľko výstupov.

Demultiplexory sú v grafických symboloch označené ako DMX. Obrázok 2.3 ukazuje konvenčné grafické označenie a tabuľku činnosti demultiplexora.

Adresa		Výstupy
A1	A0	0	1	2	3
0	0	NS	0	0	0
0	1	0	NS	0	0
1	0	0	0	NS	0
1	1	0	0	0	NS

Obrázok 2.4-UGO a tabuľka činnosti demultiplexora 1: 4

Vstup x je tu informačným vstupom, vstupy A0 A1 sú adresovateľné, pričom kód určuje, ktorý z výstupov bude generovať signály opakujúce sa x. Princíp určenia výstupného čísla kombináciou adries je rovnaký ako u dekodéra. S adresovými vstupmi t môže mať demultiplexor v závislosti od konštrukcie až 2m výstupy.

Ak si demultiplexor 1:4 na informačnom vstupe x zachová potenciál U1 (logická jednotka), potom bude fungovať ako dekodér 2:4, ktorého vstupy budú A0 a A1. Medzi dekodérom a demultiplexorom teda nie je zásadný rozdiel a rozdiel spočíva v type signálov na vstupe x: ak sa časom menia, ide o demultiplexor, ak nie, ide o dekodér. Dekodéry často tento vstup nemajú a výstupné signály na aktívnom výstupe ho majú, vopred známy. Vyššie uvedené potvrdzuje obvod demultiplexora, ktorý je znázornený na obrázku 2.5.

Obrázok 2.5 - Schéma demultiplexora 1:4

V skutočnosti, ak x = 1, potom sú všetky brány & otvorené a výstupné signály presne opakujú signály dekodéra zahrnutého v demultiplexore. Pri ľubovoľnej hodnote signálu x sa objaví na výstupe toho hradla I, ktoré sa otvára signálom "1" z výstupu dekodéra určeného kódom na vstupoch A0 a A1.

2.5 Multiplexory

Multiplexer je zariadenie, v ktorom sa signály z jedného z informačných vstupov privádzajú v požadovanom poradí na jeden výstup.

Multiplexory sa v grafických symboloch označujú ako MUX. Obrázok 2.6 ukazuje grafickú konvenciu a tabuľku prevádzky multiplexora 4:1.

Adresa		Výkon
A1	A0	F
0	0	Vchod 0
0	1	Vchod 1
1	0	Vchod 2
1	1	Vchod 3

Obrázok 2.6-Konvenčné grafické označenie a tabuľka činnosti multiplexora 4: 1

Vstupy 0,1,2,3 sú tu informačné vstupy, A0 a A1 sú adresovateľné, kód, ktorý určuje, z ktorého zo vstupov sa budú brať signály na prenos na výstup F. Princíp určenia čísla vstupu pomocou tzv. kombinácia adries je rovnaká ako kombinácia dekodéra a demultiplexora. S t adresovými vstupmi môže mať multiplexor až 2m vstupy, v závislosti od konštrukcie. Schéma štvorvstupového multiplexora (4:1) je znázornená na obrázku 2.7.

Obrázok 2.7- Schéma multiplexora 4: 1

Zo schémy vyplýva, že jeden zo vstupných signálov prechádza cez hradlo AND, ktoré sa otvára signálom "1" z výstupu dekodéra určeného kódom na vstupoch A0 a A1. Na výstupoch zvyšných prvkov AND sú v tomto momente signály "0", ktoré nerušia prechod informácie zo zvoleného vstupu cez prvok OR na výstup.

Na implementáciu ľubovoľnej logickej funkcie z m argumentov možno použiť multiplexer s m adresovými vstupmi.

Implementácia požadovanej funkcie sa vykonáva na základe jej pravdivostnej tabuľky. Hodnoty sád argumentov sú špecifikované na adresových vstupoch. A jeho informačné vstupy sú pripojené k zdrojom signálu "0" a "1" tak, že na vstupe, ktorý je pripojený k výstupu na každej zo vstupných sád, je hodnota signálu, ktorá zodpovedá pravdivostnej tabuľke. . Ako príklad je na obrázku 2.8 znázornená schéma zapojenia multiplexora na implementáciu funkcie zobrazenej v pravdivostnej tabuľke.

Obrázok 2.8- Použitie multiplexora na implementáciu danej logickej funkcie

Dekodéry a demultiplexory, konštruované ako mikroobvody stredného stupňa integrácie, majú široké uplatnenie v informačnej a meracej technike. Podobne ako multiplexory sa často používajú v spojení s čítačmi a registrami. Slúžia ako prepínače-distribútori informačných signálov a synchronizačných impulzov, na demultiplexovanie údajov a organizáciu logiky adries v operačných pamäťových zariadeniach a pamäťových zariadeniach iba na čítanie, ako aj na konverziu binárno-desiatkového kódu na desiatkový s cieľom riadiť zobrazovanie a tlač zariadení. Počet výstupov a distribúcia signálov k nim sú určené charakterom očakávaného zaťaženia.

Dekodéry pre prácu s indikátormi plynových výbojov majú vysokonapäťové tranzistory na výstupe a výstupy "jeden z desiatich". Mikroobvody pracujúce so sedemsegmentovými displejmi (polovodičový, vláknový, vákuový) majú sedem výstupov a správnu distribúciu signálov do nich pre každú kombináciu vstupných signálov.

Demultiplexory-dekodéry ako samostatné produkty majú 4; 8 alebo 16 výstupov. Ak požadovaný počet výstupov presahuje možnosti jedného mikroobvodu, do systému sa pridávajú demultiplexory (dekodéry). V tomto smere nie je pri multiplexeroch zásadný rozdiel.

Zoberme si napríklad IC K561KP1, ktorý obsahuje dva štvorvstupové multiplexory. Mikroobvod má dva adresové vstupy 1 a 2 spoločné pre oba multiplexory, spoločný zábleskový vstup S, informačné vstupy X0 - X3 prvého multiplexora, vstupy U0 - US druhého multiplexora. Dve verzie obrázku KP1 sú znázornené na obrázku 2.9.

Obrázok 2.9- Funkčná schéma a konvenčné grafické označenie mikroobvodu K561KP1

Keď je binárny adresový kód aplikovaný na adresové vstupy 1 a 2 a signál "0" je aplikovaný na vstup S, výstupy multiplexora sú pripojené k vstupom, ktorých čísla zodpovedajú desiatkovému ekvivalentu adresového kódu. Ak je na vstupe S signál "1", výstupy multiplexerov sú odpojené od vstupov a prechádzajú do vysokoimpedančného (tretieho) stavu. Pripojenie vstupov Signál prenášaný cez multiplexer môže byť analógový aj digitálny, môže byť prenášaný ako zo vstupov na výstup (mikroobvod pracuje v režime multiplexora), tak aj z výstupu na distribuovaný na vstupy (režim demultiplexor).

Mikroobvod demultiplexor-dekodér K155IDZ (obrázok 2.10) má štyri adresové vstupy 1, 2, 4, 8, dva inverzné hradlové vstupy S kombinované pomocou AND a 16 výstupov 0-15. Ak oba vstupy hradlovania log. 0, na tom z výstupov, ktorých počet zodpovedá desiatkovému ekvivalentu vstupného kódu (vstup 1 je najmenej významný bit, vstup 8 je najvyšší), bude log. 0, na ostatných výstupoch - log. 1. Ak aspoň jeden z hradlových vstupov S log. 1, potom bez ohľadu na stavy vstupov sa na všetkých výstupoch mikroobvodu generuje log. 1.

Obrázok 2.10-Konvenčné grafické označenie demultiplexora-dekodéra K155IDZ

Prítomnosť dvoch vtokových vstupov výrazne rozširuje možnosti použitia mikroobvodov. Z dvoch mikroobvodov IDZ, doplnených o jeden menič, je možné zostaviť dekodér pre 32 výstupov (obrázok 2.11).

Obrázok 2.11 - Dekodér pre 32 výstupov založený na mikroobvode K155IDZ

2.6 Aritmetické prístroje

2.6.1 Všeobecné

Kombinované zariadenia, o ktorých sa doteraz hovorilo, majú logické funkcie. Na opis ich správania sa používa aparát algebry logiky. Vstupné a výstupné signály vysokej a nízkej úrovne sa vyhodnocujú ako logická 1 a logická 0.

Diskrétna technológia pracuje s ďalšou triedou zariadení, ktorých účelom je vykonávať aritmetické operácie s binárnymi číslami: sčítanie, odčítanie, násobenie, delenie. Medzi aritmetické zariadenia patria aj uzly, ktoré vykonávajú špeciálne aritmetické operácie, ako napríklad: zisťovanie parity daných čísel (určenie parity) a porovnávanie dvoch čísel.

Zvláštnosťou aritmetických zariadení je, že signálom nie sú priradené logické, ale aritmetické hodnoty 1 a 0 a akcie na nich sa riadia zákonmi binárnej aritmetiky. Hoci aritmetické zariadenia fungujú na číselných hodnotách, je tiež vhodné použiť pravdivostné tabuľky na opis ich práce. Aritmetické zariadenia sú široko používané v digitálnych počítačoch a pomerne často v zariadeniach na meranie informácií.

Najdôležitejšou z aritmetických operácií je sčítanie (sčítanie). Okrem priameho účelu sa používa aj na ďalšie operácie: odčítanie je sčítanie, pri ktorom sa odčítané zapisuje v opačnom alebo doplnkovom kóde a násobenie a delenie je postupné sčítanie a odčítanie.

Sčítačka je funkčná jednotka, ktorá vykonáva aritmetické sčítanie čísel.

V zariadeniach diskrétnej technológie sa sumarizácia vykonáva v binárnom alebo menej často v binárnom desiatkovom kóde. Podľa povahy ich činnosti sú sčítačky rozdelené do dvoch kategórií: - kombinačné - ako všetky predtým uvažované uzly, ktoré nemajú pamäťové prvky; - kumulatívne - uchovávanie výsledkov výpočtov.

Každý zo sčítačiek pracujúcich s viacmiestnymi pojmami môže byť v závislosti od spôsobu spracovania čísel klasifikovaný ako sériový alebo paralelný typ.

Sériové aj paralelné sčítačky sú postavené na báze jednobitových sčítacích obvodov. Sčítanie čísel v sekvenčných sčítačkách sa vykonáva po bitoch, postupne v čase. Pri sčítačkách paralelného pôsobenia dochádza k sčítaniu všetkých číslic viacciferných čísel súčasne.

Ďalej budeme hovoriť len o kombinačných sčítačkách.

2.6.2 Polovičná sčítačka

Najjednoduchším sčítacím prvkom je polovičná sčítačka. Pôvod tohto pojmu bude objasnený v priebehu prezentácie. Jedným z najjednoduchších sčítacích zariadení je polovičná sčítačka, ktorej UGO a pravdivostná tabuľka sú znázornené na obrázku 2.12.

Vstupy		Výstupy
A	V	R	S

Obrázok 2.12-UGO a pravdivostná tabuľka polovičnej sčítačky

Polovičná sčítačka je označená písmenami HS (polovičný súčet). Polovičná sčítačka má dva vstupy A a B pre dva členy a dva výstupy: S (súčet) a P (prenášať).

Logická štruktúra polovičnej sčítačky je založená na pravdivostnej tabuľke, z ktorej vyplýva, že činnosť polovičnej sčítačky je opísaná nasledujúcimi rovnicami:

Výraz pre výstup S, ako aj stĺpec S pravdivostnej tabuľky sa úplne zhoduje s pravdivostnou tabuľkou pre logické hradlo "exkluzívne OR". Táto okolnosť vysvetľuje, prečo sa operácia „výlučného OR“ nazýva sčítanie modulo 2. Logická štruktúra polovičnej sčítačky vo všeobecnej a rozšírenej forme je znázornená na obrázku 2.13.

Obrázok 2.13- Logická štruktúra polovičnej sčítačky vo všeobecnej a rozšírenej forme

2.6.3 Úplná sčítačka

Postup pridania dvoch n-bitov binárne čísla možno si predstaviť nasledujúcim spôsobom(Obrázok 2.14).

Obrázok 2.14-Sčítanie dvoch n-bitových čísel

Pridaním číslic LSB A1 a B1 sa získa súčtový bit S1 a prenosový bit P1. V ďalšej (druhej) číslici sa pridávajú číslice P1, A2 a B2, ktoré tvoria súčet S2 a prevodu P2. Operácia trvá dovtedy, kým nie je sčítaný každý pár číslic vo všetkých čísliciach, výsledkom sčítania bude číslo S = Pn Sn ... S1, kde Pi a Si predstavujú 1 alebo 0, získané ako výsledok bitového sčítania. Polovičná sčítačka má dva vstupy a preto je vhodná na použitie len v najmenej významnom bite.

Zariadenie na sčítanie dvoch viacciferných čísel musí mať od druhého bitu tri vstupy: dva pre členy Аi a Вi a jeden pre prenosový signál Pi-1 z predchádzajúceho bitu. Tento uzol sa nazýva úplná sčítačka, ktorej UGO a pravdivostná tabuľka sú uvedené na obrázku 2.15.

Vstupy			Výstupy
Pi-1	A	V	Pi	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Obrázok 2.15-UGO a pravdivostná tabuľka celej sčítačky

Pomocou pravdivostnej tabuľky môžete získať nasledujúce výrazy výstupných funkcií. Tieto výrazy vám umožňujú zostaviť logickú štruktúru úplnej sčítačky, ktorá je znázornená na obrázku 2.16.

Obrázok 2.16 - Logická štruktúra plnej sčítačky

2.6.4 Viacmiestna sčítačka

Na zostavenie viaccifernej sčítačky sa používa polovičná sčítačka a úplná jednociferná sčítačka, o ktorých sa hovorí vyššie. Pripojenia zobrazené na obrázku 2.17 sú vytvorené v súlade s algoritmom znázorneným na obrázku 2.14.

Obrázok 2.17-Viacmiestna (trojciferná) sčítačka

3 SPÚŠŤACIE ZARIADENIA

3.1 Základné pojmy

Spolu s kombinovanými zariadeniami existujú pamäťové prvky. Najjednoduchšie z nich sú spúšťače.

Spúšťač je logický prvok, ktorý môže byť v jednom z dvoch stabilných stavov: 0 alebo 1.

Prechod do každého nasledujúceho stavu zvyčajne závisí nielen od aktuálnych hodnôt vstupných signálov, ale aj od predchádzajúceho stavu spúšťača. Informácie o predchádzajúcom stave zo spúšťacích výstupov spolu s vonkajšie signály riadi svoju prácu. Preto sú spúšťače zariadenia so spätnou slučkou.

Logická funkcia, ktorá zakladá závislosť stavu, do ktorého spúšť prejde z aktuálneho stavu vplyvom daných riadiacich signálov, sa nazýva funkcia spúšťových prechodov. Prechodové funkcie sú nastavené logické vzorce alebo vo forme tabuliek.

V závislosti od logiky práce sú spúšťače rozdelené do nasledujúcich hlavných typov RS, D, T a JK.

Podľa spôsobu zaznamenávania informácií sa spúšťače delia na asynchrónne a synchrónne. Asynchrónne spúšte sa prepnú do nového stavu ihneď po dodaní riadiacich signálov, zatiaľ čo synchrónne spúšte na to vyžadujú odoslanie synchronizačného signálu na synchronizačný vstup C.

3.2 Asynchrónny klopný obvod RS

Asynchrónny klopný obvod RS slúži ako hlavný pamäťový prvok vo všetkých typoch spúšťačov. Môže byť postavený na prvkoch NAND a NOR. Obe metódy a ich konvenčné grafické označenia sú uvedené na obrázku 3.1.

Obrázok 3.1 - Implementácia asynchrónneho spúšťača RS na prvkoch AND-NOT a OR-NOT a ich konvenčných grafických symboloch

Klopný obvod RS má dva vstupy: nastavenie S (z anglického Set: nastavenie) a resetovací vstup R (z anglického Reset: reset).

Výstupné signály Q a, určujú stav klopného obvodu.

Ak Q = 0, potom je spúšťač v nulovom stave, ak Q = 1, potom v jednoduchom stave.

Obrázok 3.2 obsahuje tabuľky prechodov, ktoré odrážajú poradie fungovania RS-flip-flopu na prvkoch AND-NOT a OR-NOT.

		Qn	Qn + 1	Pracovný čas
0	0	0	NS	Zakázané
0	0	1	NS	Zakázané
0	1	0	1	Inštalácia
0	1	1	1	Inštalácia
1	0	0	0	Resetovať
1	0	1	0	Resetovať
1	1	0	0	Skladovanie
1	1	1	1	Skladovanie
S	R	Q	Qn + 1	Pracovný čas
0	0	0	0	Skladovanie
0	0	1	1	Skladovanie
0	1	0	0	Resetovať
0	1	1	0	Resetovať
1	0	0	1	Inštalácia
1	0	1	1	Inštalácia
1	1	0	NS	Zakázané
1	1	1	NS	Zakázané

Obrázok 3.2 – Tabuľky prechodov spúšťača RS na prvkoch AND-NOT (vľavo) a OR-NOT

V tabuľkách sú prijaté nasledujúce označenia: Qn - počiatočný stav, Qn + 1 - nový stav spustenia, x - nedefinovaný stav.

Spúšťač na prvkoch OR-NOT je riadený jednotlivými signálmi prichádzajúcimi na jeden z jeho vstupov. Keď je na vstup R privedený jeden signál, klopný obvod sa nastaví do nulového stavu (Qn + 1 = 0 - režim "reset") a keď rovnaký signál dorazí na vstup S, nastaví sa na jeden stav (Qn + 1 = 1).

Privádzanie jednotlivých signálov súčasne na oba vstupy je zakázané, pretože nie je definovaný stav Qn + 1, do ktorého prejde spúšť - na výstupoch Q sú nastavené nulové logické hodnoty signálov. R S = 1 je zakázaná kombinácia.

Keď signály nulovej logickej úrovne dorazia na oba vstupy spúšťača, jeho stav zostáva nezmenený (Qn + 1 = Qn).

Spúšť na prvkoch AND-NOT je riadená nulovými signálmi, čo sa prejavuje v jej symbole vo forme invertujúcich vstupov. Zakázaný stav je stav, v ktorom sú na oba jeho vstupy aplikované nulové logické signály.

3.3 Synchrónne spúšťače

3.3.1 spúšť RS

Najdôležitejšiu úlohu v digitálnych zariadeniach zohrávajú spúšťače so synchronizačnými (hodinami) a informačnými (programovacími) vstupmi. Podmienené grafické znázornenie a funkčný diagram synchrónneho RS-flip-flopu sú na obrázku 3.3.

Obrázok 3.3- UGO a funkčný diagram synchrónneho RS-flip-flopu

Zmena stavu spúšte je možná len vtedy, ak je na synchronizačnom vstupe C jediný signál. Pri nulovej hodnote signálu C nie je vnímaná informácia na riadiacich vstupoch R a S a spúšť si zachováva svoju predchádzajúci stav pre ľubovoľné hodnoty signálov na riadiacich vstupoch R a S. Zakázaná kombinácia je R S С = 1.

Okrem synchrónnych spúšťačov RS sa používajú ďalšie tri typy spúšťačov: typy D, T a JK.

3.3.2 D-flip-flop

Konvenčné grafické označenie a funkčná schéma D-flip-flopu sú na obrázku 3.4.

Obrázok 3.4-Konvenčné grafické označenie a funkčná schéma D-flip-flopu

Logika D-flip-flopu: po skončení nasledujúceho synchronizačného impulzu dostane spúšť stav signálu na svojom informačnom vstupe D. Preto sa D-flip-flop nazýva oneskorovací spúšťač (z anglického Delay - oneskorenie).

3.3.3 T-klopný obvod

T-klopný obvod má len synchronizačný vstup a nemá žiadne informačné vstupy. Konvenčné grafické označenie T-spúšte je znázornené na obrázku 3.5.

Obrázok 3.5 - Podmienené grafické označenie T-spúšťača

Logika T-preklápacieho obvodu: pri použití každého hodinového impulzu zmení svoj stav na opačný.

Je hlavným prvkom frekvenčných deličov, aj keď nie je k dispozícii samostatne. Je však ľahké implementovať tento spúšťač založený na klopnom obvode D, ako je znázornené na obrázku 3.6.

Obrázok 3.6 – Implementácia T-flip-flopu na základe D-flip-flopu

3.3.4 Klopný obvod JK

Konvenčné grafické označenie spúšťača JK je znázornené na obrázku 3.7.

Obrázok 3.7 - Bežné grafické označenie spúšťača JK

Činnosť klopného obvodu JK ilustruje tabuľka klopného obvodu RS s priamymi vstupmi, znázornená na obrázku 3.2. Okrem toho vstup S zodpovedá vstupu J a vstup R zodpovedá vstupu K.

Z tabuľky vyplýva, že JK-flip-flop nemení svoj stav pri vystavení hodinovému impulzu, ak J = K = 0. Na rozdiel od RS-flip-flopu signály J = K = 1 nie sú zakázané. a spôsobiť zmenu spúšťacieho stavu na opačný, tj ... flip-flop funguje ako T-flip-flop.

Ak J = 1 a K = 0, potom hodinový impulz nastaví spúšť na jednoduchý stav (Qn + 1 = 1), a keď J = 0 a K = 1 - na nulový stav (Qn + 1 = 0). Spúšť nemení svoj stav, ak je hodinový signál C = 0.

T-klopný obvod sa dá ľahko implementovať z klopného obvodu JK kombináciou riadiacich vstupov J a K, ako je znázornené na obrázku 3.8. Žabka JK je všestranná, pretože sa z nej ľahko odvodia žabky RS a T.

Obrázok 3.8 - Schéma zapnutia JK-flip-flopu v režime T-flip-flop

3.3.5 Dvojfázové synchrónne spúšťače

3.3.5.1 Push-pull R-S spúšť Typ M-S

Znakom predtým uvažovaných spúšťačov je, že ak počas pôsobenia hodinového impulzu na informačných vstupoch synchrónneho spúšťača dôjde aj ku krátkodobej zmene signálu, ktorá vedie k zmene stavu spúšťača, potom táto okamžite ovplyvní jeho výstup. Trochu inak fungujú dvojstupňové synchrónne spúšťače, ktoré sa nazývajú MS-triggers (z anglického Master - Slave: Master - Slave). Tieto spúšťače sa skladajú z dvoch pamäťových prvkov spojených tak, ako je to znázornené napríklad na obrázku 3.9. Tento spúšťač má dva synchronizačné vstupy C1 a C2. Nahrávanie sa vykonáva postupným privádzaním dvoch synchronizačných signálov, najprv na vstup C1 a potom na C2. Preto sa takáto spúšť nazýva push-pull.

Obrázok 3.9 - Dvojtaktný R-S spúšť typu M-S

Ovládanie spúšte push-pull však vyžaduje zložitejší ovládací obvod. Preto sa používajú dvojstupňové klopné obvody s jedným zakončením, ktoré sú zostavené pomocou rôznych obvodových techník na oneskorenie spínania druhého klopného obvodu.

3.3.5.2 Jednorazové dvojstupňové spúšte

Dvojstupňová štruktúra spúšte je zobrazená na konvenčnom grafickom označení vo forme dvoch písmen T, ako je znázornené na obrázku 3.10.

Obrázok 3.10 - Bežné grafické označenie dvojstupňových spúšťačov

Dvojstupňové spúšťače sú tiež poháňané impulzom. Naozaj, pre plný cyklusČinnosť dvojstupňového spúšťača vyžaduje dve kvapky synchronizačného signálu.

Obrázok 3.11 ukazuje RS-flip-flop s blokovacími pripojeniami a Obrázok 3.12 s invertorom.

Obrázok 3.11 - Jednostranný RS-klopný obvod typu M-S s blokovacími spojmi

Obrázok 3.12 - Jednostranná R-S spúšť typu M-S s meničom

klopný obvod logického registra

Nábežná hrana hodinového impulzu zaznamenáva informáciu určenú úrovňou signálu na informačných vstupoch spúšťača do prvého pamäťového prvku, nazývaného riadiaci (M). Pokles hodinového impulzu spôsobí prepísanie informácie z ovládacieho prvku na riadený prvok (S). Po skončení hodinového impulzu nie sú vnímané zmeny informácií na vstupoch R a S riadiaceho klopného obvodu. Proces nahrávania je znázornený na obrázku 3.13.

Obrázok 3.13 - Časový diagram procesu nahrávania v jednocyklové R-S spúšť typu M-S

Bodkované čiary na obrázkoch 3.11 a 3.12 znázorňujú spätné väzby, ktoré menia klopný obvod RS na klopný obvod T, ktorého časové diagramy sú znázornené na obrázku 3.14.

Obrázok 3.14 - Časové diagramy T-spúšte

Dvojstupňové synchrónne spúšťače sú dostupné ako samostatné integrované obvody. Obrázok 3.15 zobrazuje konvenčné grafické označenia typov IC 155ТМ2 a 155TВ1.

155TM2 155TV1

Obrázok 3.15 - Bežné grafické označenia typov IC 155ТМ2 a 155ТВ1

IC 155TM2 obsahuje dva synchrónne D-klopné obvody riadené nábežnou hranou synchronizačného impulzu. Spúšťače majú interné riadiace vstupy R a S, ktoré fungujú nezávisle od hodinových signálov.

Synchrónny JK-flip-flop 155TV1, znázornený na obrázku 3.15, má tiež nezávislé ovládanie vstupov S a R. Spúšť je taktovaná doznievaním impulzu a má tri informačné vstupy J a K.

Typicky v sérii integrovaných obvodov vyrábaných priemyslom sa klopné obvody D prepínajú okrajom impulzu a klopné obvody JK sa spínajú impulzom.

Všimnite si, že dvojstupňové synchrónne klopné obvody reagujú na zmeny informačných signálov počas hodinových impulzov. Ak boli informačné vstupy pred príchodom hodinového impulzu v stave, v ktorom by spúšť nemala meniť svoj stav a počas pôsobenia hodinového impulzu budú informačné vstupy aj na krátky čas vnímať signály vedúce k zmena stavu spúšťača, potom táto zmena nevyhnutne nastane. Preto by sa uvažované spúšťače mali používať len tam, kde je vylúčená možnosť zmeny informačných signálov počas pôsobenia synchronizačného impulzu.

Trochu inak fungujú dvojstupňové synchrónne spúšťače, spínané nábežnou hranou alebo zostupnou hranou impulzu. Takéto spúšťače reagujú len na signály, ktoré sú dostupné na informačných vstupoch v čase aktívnej hrany alebo poklesu synchronizačného impulzu. V iných okamihoch sú informačné vstupy spúšťača zablokované a signály k nim nie sú vnímané. Preto spúšťače spínané nábežnou alebo zostupnou hranou impulzu majú vyššiu odolnosť proti šumu v porovnaní so spúšťačmi spínanými impulzom.

4 REGISTRÁCIE

4.1 Všeobecné informácie o registroch

Registre sú zariadenia na zaznamenávanie, ukladanie, vydávanie a konverziu informácií prezentovaných vo forme binárnych kódov.

Aplikácie: pamäťové zariadenia, oneskorovacie prvky, prevodníky sériových kódov na paralelné a opačne, rozdeľovače ring signálov atď. V závislosti od funkčných vlastností a implementácie obvodu sa delia na:

Pamäťové registre;

Posunové registre;

Univerzálne registre.

4.2 Pamäťové registre

Úlohou pamäťových registrov je uložiť binárny kód na určitý čas. Pozostávajú zo sady spúšťačov, z ktorých každý ukladá jeden bit kódu. Preto musí mať register n klopných obvodov na uloženie n-bitového binárneho kódu. Štruktúru a činnosť takéhoto spúšťača vysvetľuje schéma na obrázku 4.1.

Obrázok 4.1- Štruktúra pamäťového registra

Binárny kód sa privádza paralelne na vstupy X0, X1, X2, po ktorých sa na vstup C privedie časovací impulz, ktorý sa zapíše do príslušného spúšťača.

4.3 Posunové registre

Posuvný register je skupina klopných obvodov spojených takým spôsobom, že informácie z každého klopného obvodu možno preniesť do ďalšieho klopného obvodu posunutím kódu zapísaného v registri. Registre sa rozlišujú v závislosti od smeru posunu:

S posunom doprava (smerom k najmenej významným číslicam),

S posunom doľava (smerom k vyšším číslicam),

Reverzibilné (posúvanie doprava aj doľava).

Konvenčné grafické označenie registra posuvu vpravo je na obrázku 4.2. Tu šípka ukazuje smer posunu.

Obrázok 4.2-Konvenčné grafické označenie posuvného registra

Obrázok 4.3 zobrazuje posuvný register pozostávajúci z D klopných obvodov zapojených do série a obrázok 4.4 zobrazuje funkčnú schému posuvného registra založeného na klopných obvodoch RS. Dôležitá vlastnosť posuvných registrov je ich vykonávanie na klopných obvodoch výlučne dvojstupňovej štruktúry MS.

Obrázok 4.3 - Funkčná schéma posuvného registra na báze D-klopných obvodov

Obrázok 4.4- Funkčná schéma posuvného registra na báze RS klopných obvodov

Na nábežnej hrane synchronizačného impulzu C sa informácie zo vstupu zapisujú do M-časti prvého spúšťača a z výstupu prvého do M-časti druhého, z druhého do tretieho a tak ďalej. Pri poklese synchronizačného impulzu C sa informácia tiež prepíše z M-časti na S-časť. Po každom synchronizačnom impulze sa teda informácia posunie o jeden bit.

Takýto register posúva kódy jedným smerom. Informácie prijaté na vstupe počas ktoréhokoľvek hodinového cyklu sa objavia na výstupe Qn posuvného registra po n hodinových cykloch.

V uvažovanom registri sú informácie zaznamenané na vstupe so sekvenčným kódom (bit po bite).

4.4 Reverzibilné registre

Existujú registre, ktoré dokážu posúvať dáta oboma smermi. Takéto registre sa nazývajú reverzibilné. Princíp budovania reverzibilných registrov je znázornený na schéme na obrázku 4.5.

Obrázok 4.5 - Funkčná schéma spätného registra na báze D-klopných obvodov

Smer posunu je daný signálom privedeným na vstup V. Ak V = 1, potom sú otvorené spodné hradla & hradla prvkov 2I-OR, ktorých riadiace vstupy prijímajú signál „1“ a posun vpravo sa vyskytuje. Ak V = 0, potom sú horné brány a brány prvkov 2I-OR otvorené, pretože riadiaci signál je k nim privádzaný cez menič; dochádza k posunu doľava.

4.5 Všeobecné registre

Často sú potrebné komplexnejšie registre: s paralelným synchrónnym záznamom informácie, reverzibilné, s paralelne-sekvenčným synchrónnym záznamom. Takéto registre sa nazývajú univerzálne registre.

Príkladom univerzálneho registra je IC typu K155IR1, ktorého konvenčné grafické označenie je na obrázku 4.6.

Obrázok 4.6-Podmienené grafické označenie univerzálneho registra typu K155IR1

Ide o štvorbitový posuvný register s možnosťou sekvenčného a paralelného záznamu informácií. Jeho funkčná schéma je znázornená na obrázku 4.7.

Register je vyrobený na štyroch RS-klopných obvodoch a má dva taktovacie vstupy СІ, С2 a jeden vstup V2, ktorý riadi prevádzkový režim registra. Informačný vstup V1 slúži na zadávanie údajov do sériového kódu a vstupy D1-D4 - na zadávanie údajov do paralelného kódu.

Register môže fungovať v štyroch rôzne režimy, pri ktorých sa vykonávajú: posun kódov doprava, posun kódov doľava, paralelné zadávanie údajov, ukladanie informácií. Výber jedného alebo druhého z nich sa vykonáva privedením vhodnej úrovne logického signálu na riadiaci vstup V2. Keď V2 = O, kódy sa posunú smerom k vyšším číslicam. Ak V2 = 1, potom je paralelný vstup informácií na vstupoch D1-D4.

Obrázok 4.7-Funkčná schéma univerzálneho registra typu K155IR1

Keď register pracuje v režime prevodu sériového kódu na paralelný s posunom smerom k vyšším bitom (V2 = 0), sú vstupy paralelného zápisu D1-D4 deaktivované, údaje je možné zadávať do registra na vstupe V1 v sériový kód a prechod časovacích signálov na vstupe C1, ako aj spojenia sú vytvorené medzi výstupom každého bitu nižšieho rádu a vstupom nasledujúceho bitu vyššieho rádu. Posun o jeden bit doprava sa vykoná pri každom poklese časovacieho impulzu na vstupe C1. Informácia vo forme štvorbitového paralelného kódu sa objaví na výstupoch Q1, Q2, Q3, Q4 po štyroch hodinových cykloch vstupného impulzu.

Paralelný vstup dát prebieha cez vstupy D1-D4 za prítomnosti riadiaceho signálu V2 = 1 s príchodom doznievania impulzu na vstup C2. V tomto prípade sú sekvenčný vstup V1 a vstup časovacích signálov C1 deaktivované.

Pri organizácii posunu kódov smerom k najmenej významným bitom je potrebné vykonať externé spojenia, znázornené na obrázku 4.8.

Obrázok 4.8 - Schéma externých pripojení pre posun smerom k najmenej významným bitom

Sekvenčný zápis do registra sa vykonáva na vstupe D4 s riadiacim signálom V2 = 1. Kódy sú posunuté doľava pri každom poklese časovacieho impulzu C2. Paralelné nahrávanie pri posune kódov doľava nie je možné, pretože paralelné kanály sa používajú na prenos údajov z najmenej významných bitov do najvýznamnejších. Všimnite si, že v prípade pripojení znázornených na obrázku 4.8 neexistuje možnosť iba paralelného zadávania údajov. Posun kódov smerom k vyšším číslicam je možný a ako predtým sa vykonáva privedením časovacích signálov na vstup C1 pri V2 = 0. Preto je posuvný register zobrazený na obrázku 4.8 reverzibilný.

5 POČÍTAČOV

5.1 Všeobecné informácie o počítadlách

Počítadlá sú zariadenia, ktoré počítajú počet impulzov.

Počítadlá sa používajú nielen na počítanie, ale aj na vykonávanie iných operácií, ktoré možno zredukovať na počítanie impulzov, a to: prevod počtu impulzov na špecifický kód, delenie frekvencie, sčítanie alebo odčítanie počtu signálov, distribúcia signálov atď. .

Hlavným parametrom počítadla je koeficient (modul) počtu Ksc.

Faktor počítania sa rovná počtu rôznych stavov počítadla. Toľko impulzov je potrebných na to, aby sa počítadlo vrátilo do pôvodného stavu. Pri použití počítadla ako frekvenčného deliča je frekvencia opakovania výstupných impulzov menšia ako frekvencia vstupných impulzov o faktor Ksc. Maximálne číslo, ktoré môže počítadlo zobraziť, je o jedno menšie ako Ksc. Hlavným prvkom pultov je T-flip-flop. V praxi sú T-klopné obvody odvodené od D- alebo JK-preklápacích obvodov.

V závislosti od smeru počítania sa rozlišuje sčítanie, odčítanie a obrátenie počítadiel.

V sčítacom počítadle každý počítací signál zväčší číslo zapísané na počítadle o jednu (počítanie smerom nahor), v subtraktívnom počítadle každý počítací signál zníži obsah počítadla o jednu (počítanie smerom nadol). Spätné počítadlo - môže vykonávať počítanie dopredu aj dozadu.

Tabuľky 5.1 a 5.2 znázorňujú postupnosť zmien kódov v sčítacom a odčítacom počítadle.

Tabuľka 5.1- Stavové kódy sčítacieho počítadla

Číslo signálu	Výboje			Číslo počítadla
Číslo signálu	Q2	Q1	Q0	Číslo počítadla
0	0	0	0	0
1	0	0	1	1
2	0	1	0	2
3	0	1	1	3
4	1	0	0	4
5	1	0	1	5
6	1	1	0	6
7	1	1	1	7
8	0	0	0	0

Tabuľka 5.2 – Subtraktívne kódy stavu počítadla

Číslo signálu	Výboje			Číslo počítadla
Číslo signálu	Q2	Q1	Q0	Číslo počítadla
0	0	0	0	0
1	1	1	1	7
2	1	1	0	6
3	1	0	1	5
4	1	0	0	4
5	0	1	1	3
6	0	1	0	2
7	0	0	1	1
8	0	0	0	0

Ak ako počiatočný stav odčítacieho počítadla zvolíte desiatkové číslo 7 (binárny kód 111), tak postupnosť vstupných impulzov zníži obsah počítadla až na 000, po ktorých dôjde k pretečeniu, teda návratu k pôvodnému stav 111.

Ak prijmeme číslo 000 ako počiatočný stav počítadla, potom stavy výstupov klopných obvodov počítadla odrážajú záporný počet počítaných impulzov, reprezentovaný v doplnkovom kóde.

V závislosti od spôsobu konštrukcie prenosových reťazcov sa rozlišujú počítadlá so sekvenčným a paralelným prenosom.

5.2 Počítadlá so sekvenčným prenosom

5.2.1 Sekvenčný totalizér

Ako vyplýva z tabuľky 5.1, najmenej významný bit Q0 mení svoj stav s každým čítacím impulzom, stav každého nasledujúceho bitu sa mení, ak predchádzajúci prejde z jednoduchého do nulového stavu. Ak použijeme T-spúšťače zapojené tak, ako je to znázornené na obrázku 5.1, tak dostaneme práve takú postupnosť zmeny stavov spúšťačov.

Obrázok 5.1 - Sekvenčné sčítacie počítadlo

Obrázok 5.2 ukazuje časové diagramy totalizéra

Obrázok 5.2 – Časové diagramy sčítacieho počítadla

Kaskádové začlenenie n takýchto klopných obvodov tvorí počítadlo s koeficientom počítania Ksc = 2n. V tomto prípade je potrebné pamätať na to, že každý spúšťač má Ksc = 2 a s nimi sériové pripojenie faktory počítania sa vynásobia. Obrázok 2 ukazuje, že perióda opakovania impulzu po každom spustení sa zdvojnásobí a po poslednom prekročí periódu vstupného impulzu o faktor Ksc. V súlade s tým sa frekvencia zníži o rovnaký počet krát, t.j. delené číslom rovným Ksc. Táto vlastnosť je základom použitia čítačov ako frekvenčného deliča.

5.2.2 Počítadlo postupného odčítania

Možný je aj iný variant postupného zapojenia klopných obvodov, kedy sú ich vstupy prepojené s inverznými výstupmi predchádzajúcich klopných obvodov, ako je znázornené na obrázku 5.3. Takto sa získa binárne subtraktívne počítadlo, ktorého zmena stavu je znázornená v tabuľke 5.2.

Obrázok 5.3 - Počítadlo postupného odčítania

Obrázok 5.4 ukazuje časové diagramy odčítacieho počítadla.

Obrázok 5.4 – Časové diagramy odčítacieho počítadla

Obrázky 5.1 a 5.3 znázorňujú schémy binárnych sekvenčných čítačov, teda takých čítačov, v ktorých pri zmene stavu určitého spúšťača je vybudený ďalší spúšťač a spúšťače postupne menia svoje stavy.

Ak v danej situácii musí n spúšťačov zmeniť svoj stav, dokončenie tohto procesu bude trvať n časových intervalov zodpovedajúcich času, kedy sa zmenil stav každého zo spúšťačov. Tento sekvenčný charakter prevádzky je zodpovedný za dve nevýhody sekvenčného počítadla:

Nižšia rýchlosť počítania v porovnaní s paralelnými počítadlami,

Možnosť výskytu falošných signálov na výstupe obvodu.

Prípustný počet impulzov v oboch typoch meračov je určený maximálnou rýchlosťou spínania jednej spúšte.

Definovaním maximálna rýchlosť pri počítaní sekvenčného počítadla treba brať do úvahy najnepriaznivejší prípad zmeny stavu všetkých t klopných obvodov. Celkové trvanie prechodu možno definovať ako súčet časov oneskorenia jednotlivých prvkov spájajúcich spúšťače a časov odozvy všetkých spúšťačov. Nájdené týmto spôsobom maximálny čas prechod počítadla z jedného stavu do druhého treba považovať za obmedzujúci. Zvyčajne je skutočný čas prechodu kratší ako limitný čas, pretože v sérii postupne zapojených spúšťačov začína tento spúšťač prechod z jedného stavu do druhého ešte pred koncom prechodného procesu vo svojom vzrušujúcom prvku.

Sekvenčný charakter prechodov čítacích klopných obvodov je zdrojom falošných signálov na ich výstupoch. Napríklad v počítadle počítajúcom v štvorcifernom binárnom kóde s „váhami“ 8421 sa pri prechode z čísla 710 = 01112 na číslo 810 = 10002 na výstupe objaví nasledujúca postupnosť signálov: 0111 - 0110 - 0100 - 0000 - 1000. To znamená, že pri prechode zo stavu 7 do stavu 8 sa na výstupoch čítača na krátky čas objavia stavy 6; 4; 0. Tieto dodatočné podmienky môžu spôsobiť poruchu iných zariadení.

5.3 Počítadlá paralelných prevodov

V paralelných čítačoch sú synchronizačné signály privádzané do všetkých klopných obvodov súčasne, čo znižuje čas prechodných procesov. V tomto prípade dostaneme paralelné počítadlo. Príklad obvodu sčítacieho počítadla je znázornený na obrázku 5.5.

Obrázok 5.5 - Paralelné sčítacie počítadlo na TV klopných obvodoch

Tu sú počítacie impulzy súčasne privádzané do synchronizačných vstupov T všetkých spúšťačov a signály, ktoré určujú špecifické spúšťače, ktoré menia svoj stav pri danom vstupnom impulze, sú privádzané do aktivačných vstupov V. Ak V = 1, potom spúšť funguje ako zvyčajne, ak V = 0, potom je v režime ukladania. Princíp činnosti počítadla vyplýva z tabuľky 1: spúšť zmení svoj stav pri príchode ďalšieho synchronizačného impulzu, ak všetky predchádzajúce spúšte boli v stave logickej jednotky.

Ako T-spúšť môžete použiť univerzálny JK-spúšť, napríklad IC K155TV1. Paralelné sčítacie počítadlo založené na JK klopných obvodoch je znázornené na obrázku 5.6.

Obrázok 5.6 - Paralelné sčítacie počítadlo na JK klopných obvodoch

Tu môže byť každý spúšťač iba v dvoch režimoch: počítanie (režim T-flip-flop) a skladovanie. V prvom prípade J = K = 1, v druhom - J = K = 0. Logika práce je plne v súlade s popisom obvodu znázorneným na obrázku 5.5.

5.4 Reverzibilné počítadlá

Niekedy sú potrebné počítadlá, ktoré umožňujú počítanie, a to v smere dopredu aj dozadu, t.j. reverzibilné. Princíp ich konštrukcie je založený na použití ventilových prvkov, ktoré umožňujú organizovať prepínanie prevádzkového režimu. Jeden z variantov reverzného paralelného počítadla na TV klopných obvodoch je znázornený na obrázku 5.7.

Obrázok 5.7 - Paralelné upside counter na TV-spúšťačoch

Prepnutie smeru počítania sa dosiahne privedením signálu logickej jednotky „1“ na jeden z riadiacich vstupov. Ak je „1“ aplikované na vstup „+1“, potom režim sčítania, ak je vstup „-1“, potom režim odčítania. V prvom prípade budú otvorené horné hradlá AND, takže prenosové signály sa budú brať z priamych výstupov klopných obvodov, v druhom prípade budú otvorené spodné hradla a prenosové signály prejdú z inverzných výstupov. žabiek.

5.5 Merače s ľubovoľným súčiniteľom počítania, ktorý sa nerovná 2n

Niektoré zariadenia vyžadujú počítadlá s inými ako 2n alebo premenlivými počítacími faktormi. Jeden z možné spôsoby jeho zmena spočíva v zmene logická štruktúra obvodov v závislosti od riadiacich signálov počítacieho faktora. Zmyslom zmeny je zmeniť počet stavov počítadla, od r Ksc je presne toto číslo.

Predpokladajme, že chcete navrhnúť paralelné počítadlo, ktoré počíta mod 5. Minimálny počet spúšťačov na poskytnutie počítacieho faktora 5 sú tri. Počítadlo obsahujúce tri klopné obvody môže byť v jednom z ôsmich stavov (vrátane nulového stavu 000). Ale aby sme dostali Ksc = 5, je potrebné znížiť počet stavov o 8-5 = 3. Tri stavy počítadla musia byť deaktivované.

Na zníženie počtu stavov sú možné tieto základné spôsoby:

Inštalácia počiatočného kódu,

Nútený v procese počítania,

Nútené nulovanie.

Počiatočné nastavenie kódu znamená predbežné zadanie do počítadla pred začiatkom počítania čísla, ktoré sa rovná počtu redundantných stavov (pre Ksch = 5 sú 3). O hodnotu zadaného čísla sa teda zníži počet impulzov, ktoré bude počítadlo počítať pred prechodom do počiatočného stavu.

Nútené počítanie vyžaduje zavedenie dodatočných prvkov do obvodu počítadla, ktoré v určitom okamihu zaistí, že do počítadla vstúpi číslo rovnajúce sa počtu redundantných stavov. Príkladom konštrukcie merača podľa tohto princípu je počítadlo s Ksc = 10, znázornené na obrázku 5.8.

Obrázok 5.8 - Počítadlo s núteným počítaním s Ksc = 10

Počas prvých ôsmich impulzov sa stavy počítadla menia v obvyklom poradí, ako je uvedené v tabuľke 5.3.

Tabuľka 5.3- Kódy stavov počítadla s núteným počítaním s Ksc = 10

Číslo signálu	Výboje (hmotnosť)				Číslo počítadla
Číslo signálu	Q3 (8)	Q2 (4)	Q1 (2)	Q0 (1)	Číslo počítadla
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	2
3	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7	0	1	1	1	7
8	1	0	0	0	8
9a	1	1	1	0	14
9b	1	1	1	1	15
10	0	0	0	0	0

S príchodom deviateho impulzu (riadok 9a) sa na vstupoch hradla AND objavia tri jednotky a na jeho výstupe "0", ktoré sú nastavené na vstupoch S Q2 a Q1 spúšťa s váhami 4 a 2. To sa rovná zadávaniu čísla 6 do počítadla - presne toľko redundantných stavov pri Ksc = 10. Po skončení deviateho impulzu (riadok 9b) prejde Q0 do jedného stavu a výsledkom je, že počítadlo sa ukáže ako číslo 15 namiesto čísla 9. Desiatym impulzom prejde počítadlo do počiatočného nulový stav.

Princíp núteného nulovania je implementovaný v IC K155IE5, čo je štvormiestne sekvenčné binárne počítadlo s premennou Ksc do 16. Konvenčné grafické označenie počítadla K155IE5 je na obrázku 5.9.

Obrázok 5.9 - Počítadlo s núteným nulovaním K155IE5

Štruktúra merača K155IE5 je znázornená na obrázku 5.10.

Obrázok 5.10- Štruktúra počítadla s núteným nulovaním K155IE5

Počítadlo K155IE5 pozostáva zo štyroch počítacích spúšťačov založených na JK klopných obvodoch a obsahuje dve nezávislé časti s Ksc = 2 (vstup C1 a výstup Q1) a s Ksc = 8 (vstup C2 a výstupy Q2, Q3, Q4). Pomocou externých pripojení Q1 s C2 môžete získať sériové počítadlo s Ksc = 2 × 8 = 16. Vstupy R1 a R2 sa používajú na vynulovanie (nulovanie) počítadla, čo nastane, ak R1 = R2 = 1.

Princíp získania ľubovoľného čítacieho faktora je založený na privádzaní jednotlivých signálov z výstupov čítača na nulovacie vstupy.

Napríklad na získanie Ksc = 10 sa najprv určí počet spúšťačov. Mali by byť štyria, pretože 24 = 16, čo je viac ako 10. Je vytvorené spojenie medzi Q1 a C2. Potom sa desatinné číslo desať zapíše v binárnom tvare: bude to Q1 = 0, Q2 = 1, Q3 = 0, Q4 = 1. Pri Ksch = 1010 maximálny výstupný kód zodpovedá číslu 910 a ďalšie číslo je 010, nie 1010. Preto spojením výstupov Q2 a Q4, na ktorých sa tie po desiatom impulze objavia súčasne, so vstupmi R1 a R2, počítadlo sa vynuluje desiatym impulzom, čo bude zodpovedať Ksc = 1010. Obrázok 5.11 zobrazuje počítadlo s Ksc = 10, zostavené podľa opísanej metódy.

Obrázok 5.11 – Počítadlo s Ksc = 10 na základe IC K155IE5

Mikroobvody K155IE6, K555IE6, KR1533IE6 sú binárne-desiatkové, reverzné počítadlo pracujúce v kóde 1-2-4-8. Jeho konvenčné grafické označenie je znázornené na obrázku 5.12.

Obrázok 5.12-Počítadlo K155IE6, K555IE6, KR1533IE6

Účel výstupov a vstupov mikroobvodu K155IE6, K555IE6, KR1533IE6:

Vstupy +1 a -1 sa používajú pre hodinové impulzy, +1 pre priame počítanie, -1 pre spätné počítanie.

Vstup R sa používa na nastavenie počítadla na 0,

Vstup L - pre zápis informácie do počítadla zo vstupov D1 - D8.

Nastavenie počítadla na 0 nastane, keď sa log. 1 vstup R, pričom na vstupe L by mal byť log. 1. Ak chcete vopred zaznamenať ľubovoľné číslo od 0 do 9 do počítadla, jeho kód by mal byť aplikovaný na vstupy D1 - D8 (D1 je najmenej významný bit, D8 je najvýznamnejší), zatiaľ čo vstup R by mal mať log. 0 a pošlite impulz so zápornou polaritou na vstup L.

Prednahrávací režim možno použiť na zostavenie frekvenčných deličov s laditeľným deliacim faktorom. Ak sa tento režim nepoužíva, úroveň logu by sa mala neustále udržiavať na vstupe L. 1.

Priame počítanie sa vykonáva, keď sú na vstup +1 privedené impulzy zápornej polarity, pričom vstupy -1 a L musia byť log. 1, pri vchode R - log. 0. Prepínanie klopných obvodov počítadla nastáva podľa strmostí vstupných impulzov, súčasne s každým desiatym vstupným impulzom na výstupe> 9 vzniká negatívny výstupný impulz pretečenia, ktorý je možné priviesť na vstup +1 ďalší mikroobvod viacmiestne počítadlo. Úrovne na výstupoch 1-2-4-8 počítadla zodpovedajú aktuálnemu stavu počítadla (v binárnom kóde). Pri odpočítavaní sa vstupné impulzy privedú na vstup -1, výstupné impulzy sa odoberú z výstupu ≤ 0.

ZOZNAM POUŽITEJ LITERATÚRY

1. Aleksenko A.G. Mikroobvod. - M .: Rádio a komunikácia. - 1982.

2. Biryukov S.A. Aplikácia digitálnych mikroobvodov radu TTL a CMOS. -M .: DMK. -2000

3. Bukreev Ya.P. Mikroelektronické obvody číslicových zariadení.- M .: Rádio a komunikácia.-1990.

4. Zeldin E.A. Digitálne integrované mikroobvody v informačných a meracích zariadeniach. - L .: Energoatomizdat. - 1986.

5. integrované obvody: Príručka. Ed. Tarabrina B.V. -M .: Energoatomizdat. -1985.

6. Malyshev A.A. Základy digitálnej technológie - Moskva: Rádio a komunikácia - 1984

7. Ovečkin Yu.A. mikroelektronika - M .: Rádio a komunikácia. - 1982.

8. Základy digitálnych obvodov / I. P. Barbash, M. P. Blagodarny, V. Ya Zhikharev, V. M. Ilyushko, V. S. Krivtsov, P. M. Kulikov, M. V. Nechiporuk, G. M. Timonkin, Univerzita V. S. Charčenko.-H.-Nation „Aerokosmic. aviac. in-t ". - 2002.

"DIGITÁLNE SCHÉMOVÉ INŽINIERSTVO"

CHARKOV 2006

Predslov

1 LOGICKÉ A SCHEMICKÉ ZÁKLADY DIGITÁLNEHO MIKROOBVODOVÉHO TECHNIKY

1.2 Logické brány

1.3 Základné zákony logickej algebry

1.4 Disjunktívne normálne formy

1.5 Minimalizácia boolovských funkcií

1.6 Syntéza kombinačných logických obvodov

2 KOMBINÁČNÉ SCHÉMY

2.1 Všeobecné ustanovenia

2.2 Dekodéry

2.3 Scramblery

2.4 Demultiplexory

2.5 Multiplexory

2.6 Aritmetické prístroje

3 SPÚŠŤACIE ZARIADENIA

3.1 Základné pojmy

3.2 Asynchrónny klopný obvod RS

3.3 Synchrónne spúšťače

4 REGISTRÁCIE

4.1 Všeobecné informácie o registroch

4.2 Pamäťové registre

4.3 Posunové registre

4.4 Reverzibilné registre

4.5 Všeobecné registre

5 POČÍTAČOV

5.1 Všeobecné informácie o počítadlách

5.2 Počítadlá so sekvenčným prenosom

5.3 Počítadlá paralelných prevodov

5.4 Reverzibilné počítadlá

5.5 Merače s ľubovoľným súčiniteľom počítania, ktorý sa nerovná 2n

ZOZNAM POUŽITEJ LITERATÚRY

PREDSLOV

Táto metodická príručka obsahuje informácie, ktoré poskytujú štúdium odborov:

- "Digitálne obvody" pre študentov špecializácie 5.091504 (Údržba počítačových a inteligentných systémov a sietí);

- "Mikroobvody" pre študentov špecializácie 5.090805 (Návrh, výroba a údržba elektronických produktov);

- "Elektronické zariadenia a mikroelektronika" pre študentov odboru 5.090704 (Návrh, výroba a údržba rádiotechnických zariadení).

Manuál pozostáva z piatich častí:

Základy logiky a obvodov digitálnych mikroobvodov,

Kombinované schémy,

spúšťacie zariadenia,

registre,

Počítadlá.

Prezentácia materiálu je štruktúrovaná tak, aby dôsledne „od jednoduchých po zložité“ prezentovala základné teoretické princípy analýzy a syntézy digitálnych zariadení. Každá časť obsahuje podkapitoly, ktoré poskytujú informácie o konvenčnom grafickom označení skúmaného zariadenia, jeho prevádzkovej tabuľke, funkčnej alebo schematickej schéme a podľa potreby časových schémach činnosti. Každá zo schém má podrobný popis logiky jej činnosti tak, aby si každý študent osvojil princípy analýzy činnosti číslicových obvodov a nadobudol potrebné zručnosti. Každý z vyššie uvedených diagramov je typický pre toto zariadenie. To nevylučuje implementáciu iného obvodu.

Základné pojmy, definície, pravidlá sú zvýraznené tučným písmom, aby bolo zvládnutie predmetu pohodlnejšie a názornejšie.

Vzhľadom na to, že prezentácia materiálu sa uskutočňuje vo vzostupnom poradí zložitosti študovaných digitálnych zariadení a že každá nasledujúca téma vychádza z materiálu predchádzajúcej, je vhodné použiť túto metodickú príručku v poradí, v akom zodpovedajú príslušné sekcie sú umiestnené.

Táto príručka je užitočná nielen pri štúdiu teoretických základov digitálnych mikroobvodov, ale aj pri príprave na laboratórne práce, ktorých účelom je prehĺbenie vedomostí a získanie praktických zručností pri zostavovaní a ladení digitálnych zariadení. Príručku je možné použiť na samoštúdium, ako aj na návrh kurzov a diplomov.

1 LOGICKÉ a schematické ZÁKLADY DIGITÁLNEHO MIKROOBVODOVÉHO TECHNIKY

1.1 Základné pojmy logickej algebry

Logika je veda o zákonoch a formách myslenia.

Matematická logika je veda o aplikácii matematických metód na riešenie logických problémov.

Rôzne booleovské premenné môžu byť prepojené funkčnými závislosťami. Napríklad výraz y = f (x1, x2) označuje funkčnú závislosť logickej premennej y od logických premenných x1 a x2, nazývaných argumenty alebo vstupné premenné.

Akákoľvek logická funkcia môže byť vždy reprezentovaná ako súbor najjednoduchších logických operácií. Takéto operácie zahŕňajú:

Negácia (operácia "NIE");

Logické násobenie (spojenie, operácia "AND");

Logické sčítanie (disjunkcia, operácia "ALEBO").

Pravdivostná tabuľka je tabuľka, ktorá zobrazuje zhodu všetkých možných kombinácií hodnôt binárnych argumentov s hodnotami logickej funkcie.

Tabuľka 1.1- Tabuľka pravdivosti operácie „NIE“.

X	r
0	1
1	0

Logická funkcia NIE premennej y sa zapíše ako y =

a znie "y have not x". Ak je napríklad x tvrdenie o prítomnosti signálu vysokej úrovne (logická jednotka), potom y zodpovedá tvrdeniu o prítomnosti signálu nízkej úrovne (logická nula).

Tabuľka 1.2- Pravdivostná tabuľka operácie logického násobenia

x2	x1	r
0	0	0
0	1	0
1	0	0
1	1	1

Operácia AND je označená bodkou (). Niekedy je pointa naznačená. Napríklad operácia „AND“ medzi dvoma premennými x1 a x2 je označená ako y = x1 x2.

Tabuľka 1.3 - Pravdivostná tabuľka operácie logického sčítania

STRANA 173

Prednáškový kurz Technická elektronika

Prednáška 26

Základy digitálnych obvodov

26.1 logické hradla

V digitále počítacie stroje, automatizačné zariadenia a zariadenia na spracovanie informácií využívajú zariadenia, ktoré vykonávajú logické operácie.

Logická operáciaje transformácia podľa pravidiel algebry logiky (resp booleovská algebra) vstup digitálnych informácií na výstup.

Funkčne najjednoduchšie logické zariadenie, ktoré vykonáva jednu určitú logickú operáciu na vstupných signáloch, sa nazývalogický prvok.

V algebre logiky sa pravdivosť úsudku alebo tvrdenia o výsledkoch konkrétnej logickej operácie označuje symbolom 1, nepravdou - 0.booleovské premenné v algebre logiky nadobúdajú iba dve hodnoty: jedna a nula... Nazývajú sa binárne premenné. Na implementáciu algebry logiky na elektronických prvkoch je potrebné preložiť hodnotu parametrov týchto prvkov do jazyka logickej algebry (0 alebo 1). Hodnoty parametrov je možné nastaviť úrovňou napätia alebo polaritou impulzu.

Ak sú signály dodávané vo forme vysokej (kladná alebo záporná polarita) a nízkej (blízkej nule) napäťových úrovní, potom sa tento spôsob signalizácie nazýva potenciálny.Ak je úroveň napätia vysoká U 1 pripisuje sa hodnota „jedna“ a nízka U ° - "nula", potom sa logika nazýva kladná (kladná), inak - negatívny (negatívny). Rozdiel medzi úrovňami jedna a nula sa nazýva logický pokles. Ul = Ui - U0 ... Musí byť významný, inak nebude možné jasne oddeliť jednu úroveň od druhej.

Ak sú signály dodávané v impulznej forme, potom sa tento spôsob dodania signálu nazýva impulz. V tomto prípade logická jednotka zodpovedá prítomnosti impulzu, logická nula zodpovedá absencii impulzu (pozitívna logika). Signály zodpovedajúce 1 (alebo 0) sa môžu na vstupe a výstupe líšiť. Najrozšírenejšie sú potenciálne logické prvky, keďže sa dajú vyrobiť pomocou technológie integrované obvody.

Elementárne logické operácie a typy logických prvkov.

Systém logických prvkov, na základe ktorých možno zostaviť logický obvod akejkoľvek zložitosti, sa nazýva funkčne úplný... Hlavnými a najjednoduchšími logickými prvkami sú prvky, ktoré fungujúoperácie negácie (NOT), konjunkcie (AND), disjunkcie (OR).Funkčne tvoria kompletný systém a sú minimálnym základným systémom. Každá z týchto operácií a logických prvkov má iný názov (tabuľka 26.1).

Tabuľka 26.1 Pravdivosť tabuľky štyroch logických prvkov

Táto tabuľka udáva názvy logických prvkov, označenie tejto operácie, ukazuje, ako sa číta záznam operácie, sú označené logické prvky vo funkčných diagramoch, ako aj pravdivostnú tabuľku pre prípad, keď sú dva vstupy a jeden výkon. Pravdivostná tabuľka obsahuje pravidlá a výsledok operácií. V každom z jeho riadkov je stav signálov na vstupoch (x 1 x 2 ) a výsledok logickej operácie na výstupe (y). V všeobecný prípad logický prvok môže mať n vstupov a n výstupov.

Funkčne úplný systém môžu poskytnúť zložené (kombinované) logické prvky, ktoré vykonávajú logické operácie A - NIE, ALEBO - NIE... Ich mená, označenia sú tiež uvedené v tabuľke. 26.1.

Logické prvky sa vykonávajú na diskrétnych zariadeniach aj metódami integrálnej technológie.Pre väčšinu sérií integrovaných obvodov základný systém sú zložené logické prvky AND - NOT alebo OR - NOT.Vyrábajú sa ako samostatné mikrominiatúrne zariadenia v uzavretom obale.

Zvážte logické brány založené na polovodičových zariadeniach. Logické prvky AND a OR možno vykonávať na rezistoroch, diódach, bipolárnych a poľom riadených tranzistoroch a tunelových diódach. Prvok nie je vykonávaný na tranzistoroch.

Kompozitné logické prvky v rôznych stupňoch môžu byť vykonávané na rôznych zariadeniach (odpory, diódy, tranzistory, bipolárne aj poľné), t.j. môžu mať rôzne možnosti obvodu. V súlade s ich dizajnom sa nazývajú odporovo-tranzistorová (RTL) logika; dióda-tranzistor (DTL); tranzistor-tranzistor (na bipolárnych tranzistoroch - TTL; na poli - p-kanál MOSTL, n -kanál MOPTL; na komplementárnych tranzistoroch s efektom poľa - CMOS alebo CMOSTL; na tranzistoroch s emitorovými pripojeniami - TLES alebo ESL).

Špecifická logika na tranzistoroch je vstrekovacia logika - I2L, nemá analógy v tranzistorových obvodoch na diskrétne prvky... Spojenie medzi stupňami logických prvkov sa uskutočňuje buď priamo, alebo cez odpor alebo cez RC - reťaz. Potom sa k názvu logiky pridá zodpovedajúca logika. písmenové označenia: NSTL - tranzistorová logika s priama komunikácia; NSTLM - tranzistorová logika s priamou väzbou na tranzistore MOS; RETL - tranzistorová logika s odporovo-kapacitnou väzbou.

Základné logické hradla v diskrétnom prevedení.

Logická brána NIE(Tabuľka 26.1) má jeden vstup a jeden výstup a vykonáva operáciu NOT. Je to zosilňovací stupeň na bipolárnom alebo poľom riadenom tranzistore pracujúcom v kľúčovom režime. Na obr. 26.1 ukazuje prvok NOT na bipolárke npn tranzistor zapojený podľa schémy s OE.

Prvok je navrhnutý tak, aby pracoval so signálmi pozitívnej polarity v pozitívnej logike. Tranzistor T je uzavretý so záporným potenciálom na báze, napájaný zo zdroja EB. Keď je na vstup prvku privedený nízkoúrovňový signál U v = U 0 čo zodpovedá logickej 0, tranzistor zostáva zatvorený, kolektorový prúd je nulový, t.j. cez rezistor R K prúd neprechádza a výstupné napätie U von = + E K , teda U. vysokej úrovne 1 zodpovedá logickej 1.

Pri vysokom napätí na vstupe U v = U1 tranzistor je v režime nasýtenia, objaví sa kolektorový prúd a na rezistore R K vzniká pokles napätia, približne rovný E K a výstupné napätie je približne rovné nule (U von = U 0 ), to znamená, že tam bude logická nula. Takže, ak x = 0, potom y = 1, ak x = 1, potom y = 0, to znamená, že prvok je invertor - vykoná operáciu negácie.

Poznámka: Je potrebné poznamenať, že ak je prvok vyrobený na NPN silikónovom tranzistore, zdroj predpätia E B nemôžete ho zapnúť, pretože aj pri kladných potenciáloch na báze (do 0,6 V) je tranzistor prakticky uzavretý.

Logický prvok AND(tabuľka 26.1)

Môže mať dva (alebo viac) vstupy a jeden výstup a pracovať s potenciálnymi aj impulznými signálmi. Jeho analógom môže byť obvod sériovo zapojených reléových kontaktov. Zvážte prácu prvku A, vyrobeného na diódach.

Prvok určený na prácu so signálmi vo forme napätí (alebo impulzov)pozitívna polarita v pozitívnej logikeje znázornené na obr. 26.3, a. Má tri vchody a jeden východ.Prvok implementuje operáciu AND ifsignál 1 sa objaví na výstupe len vtedy, keď je signál 1 prítomný na všetkých vstupoch súčasne... V tomto prípade, ak aspoň jeden vstup obsahuje signál zodpovedajúci logickej nule, musí sa preniesť cez otvorenú diódu na výstup a zabezpečiť blokovanie tých diód, na ktoré na vstupnej strane pôsobia signály zodpovedajúce logickej 1. Predpokladáme, že že odpor otvorenej diódy R dotcr << R, а потенциалы сигнала и источника питания E схемы имеют значения, удовлетворяющие соотношению U 0 < Е < U 1 .

Ak je na jednom zo vstupov obvodu, napríklad Bx 1 signál U 0, potom dióda D1 bude otvorený a prúd bude prechádzať cez obvod + E, rezistor R, diódu D 1, zdroj U 0 ... Celé napätie zdroja E bude privedené na rezistor R a napätie na výstupe sa bude rovnať U 0 , to znamená, že výstupný signál je logická nula. Vysoký potenciál U pôsobí na iné vstupy 1 , preto sú diódy uzavreté, pretože ich anóda je pripojená na svorku na výstupe s nízkym potenciálom U 0 a katódy - na vysoký pozitívny potenciál U 1 .

Ak napätie U pôsobí na všetky vstupy 1 , potom budú všetky diódy zatvorené, prúd v obvode + E K , R, uzavretá dióda, zdroj U 1 neprejde a pokles napätia na rezistore R je nulový. Výstupné napätie E> U 0 , čo zodpovedá logickej 1. Ak je teda aspoň jeden zo vstupov ovplyvnený signálom zodpovedajúcim logickej nule, signál na výstupe tiež zodpovedá logickej nule. Výstupný signál zodpovedá logickej 1 iba vtedy, ak signály na všetkých vstupoch zodpovedajú logickej 1.

Na obr. 26.3, b, d, e sú znázornené prvky určené na prácu so signálmi negatívnej polarity v pozitívnej logike, pozitívnej (obr. 26.3, d) a negatívnej (obr. 26.3, e) polarity v negatívnej logike. Všimnite si, že ten istý prvok môže fungovať z kladných aj záporných signálov, ale polarita napájacieho zdroja, ktorý sa zapne pre kladné signály, musí byť kladná (+ E), pre záporné signály záporná (-E). Prvky fungujú rovnakým spôsobom ako prvok na obr. 26.3, a. Najbežnejšie prvky znázornené na obr. 26,3, a, d.

Prvok môžem pracovať bez zdroja energie. V tomto prípade sú možné len dve možnosti zapnutia diódy a prvok na obr. 26.3, c implementuje operáciu AND iba zo signálov so zápornou polaritou v pozitívnej logike a prvok na obr. 26.3, e - len zo signálov kladnej polarity v negatívnej logike. Články bez zdroja energie sú menej preferované ako články so zdrojom energie.

Logický prvok OR(tabuľka 26.1)

Môže mať dva (alebo viac) vstupov, jeden výstup a pracovať s potenciálnymi aj impulznými signálmi. Jeho analógom môže byť obvod paralelne zapojených relé.

Zvážte prvok OR, vyrobený na diódach a navrhnutý tak, aby fungoval zo signálov vo forme napätia (impulzy)pozitívna polarita v pozitívnej logike.Aby prvok realizoval operáciu OR, je potrebné, aby signál na výstupe mal hodnotu 1 len vtedy, keď aspoň jeden zo vstupov pôsobí na signál 1... V tomto prípade musí signál 1 na vstupe zabezpečiť blokovanie všetkých diód, ktoré sú zo vstupnej strany ovplyvnené signálom 0. Pomer potenciálu zdroja signálu nízkeho U 0 a vysoké U1 úrovne a napájanie E obvodu je rovnaké ako v obvode prvku A: U 0 < E < U 1 (если U 1 < E, то диоды будут всегда закрыты и выходное напряжение не будет изменяться). Сопротивление диода в открытом состоянии R Dotcr ≈ 0.

Ak je na všetky vstupy privedené nízke napätie U 0 , všetky diódy sú zatvorené, pretože potenciál ich anód je nižší ako potenciál katód (φ K = -E); preto sa výstupné napätie rovná E< U 1 , teda na výstupe signál zodpovedá logickej 0. Pri privedení aspoň na jeden zo vstupov, napr. 1 , vysoké napätie U 1 dióda D sa otvorí 1 , ktorý je pripojený k tomuto vstupu, a keďže odpor otvorenej diódy je nulový, potenciál φ K = + U1 a výstup má signál U 1 (logická 1). Ak je v tomto čase na niektoré diódy zo vstupnej strany privedený nízky potenciál U 0 , ukážu sa ako uzavreté, pretože potenciál φ K = + U1 ... Takže na výstupe bude signál zodpovedať logickej 1, ak aspoň jeden zo vstupov (alebo prvý, alebo druhý alebo tretí) signál zodpovedá logickej 1.

Porovnajme obr. 26.5, a, ktorý zobrazuje prvok OR navrhnutý tak, aby fungoval zo signálov s kladnou polaritou v negatívnej logike, z obr. 26.3, d) Sú rovnaké. Dá sa teda poznamenať, že prvok OR v pozitívnej logike môže vykonávať operáciu AND v negatívnej logike a naopak. Všetky prvky A na obr. 26.3 v inej logike ako pre prvok AND je implementovaná operácia OR.

Prvok OR, podobne ako prvok AND, nesmie obsahovať zdroj napájania. Prvok na obr. 26.5, b je navrhnutý tak, aby fungoval zo signálov s kladnou polaritou v pozitívnej logike a na obr. 26,5, in - zo signálov negatívnej polarity v negatívnej logike. Porovnanie týchto prvkov OR s prvkami AND na obr. 26.3, c, e potvrdzuje, že oba prvky môžu vykonávať obe operácie: AND a OR; prvok AND (OR) - v pozitívnej logike, v negatívnej logike - OR (AND).

Operácie OR - NOT a AND - NOT sú vytvorené invertovaním výsledkov získaných pri vykonávaní operácií OR a AND:

ALEBO - NIE (26.1)

A NIE (26.2)

čo možno vidieť z pravdivostnej tabuľky pre dva vstupné prvky (tabuľka 26.2).

Tabuľka 26.2 - Pravdivostná tabuľka pre dva vstupné prvky

Prvok vykonávajúci operáciu AND - NOT v pozitívnej logike (tabuľka 26.3) v negatívnej logike vykoná operáciu OR - NOT (tabuľka 26.4).

Tabuľka 26.3 Tabuľka 26.4

Integrálne logické brány sú navrhnuté tak, aby pracovali so signálmi v potenciálnej forme. Môžu byť vykonávané podľa rôznych typov logiky. Typ logiky ovplyvňuje vlastnosti prvku. V integrovaných bipolárnych mikroobvodoch sa častejšie používajú kremíkové tranzistory typu n-p-n (pozri poznámku k prvku NOT). V režime nasýtenia je napätie medzi emitorom a kolektorom takýchto tranzistorov pomerne vysoké (0,4 V a vyššie).

Prednáška 27

Základy digitálnych obvodov

27.1 logické hradla na tranzistoroch

Logický prvok AND - NIE diódovo-tranzistorová logika (DTL). Vstupné signály sú privádzané do prvku AND, výstupný signál je odstránený z prvku NOT... Teda na výstupe hradla AND bude signál logická 1, ak je na vstupe hradla signál zodpovedajúci logickej 0. - NIE pre signály s kladnou polaritou je znázornené na obr. 27.1. Ide o prepojenie cez diódy D s dva prvky: diódový prvok AND a tranzistorový prvok NOT (pozri obr. 26.3, a a obr. 26.1, ktoré zobrazujú prvky NOT a AND). V tomto prípade prvok „NOT“ nemá zdroj posunutia E B na základe vyššie uvedenej poznámky o prevádzke kremíkových tranzistorov. Okrem toho musia byť správne zvolené hodnoty napätí zodpovedajúce logickej 0 a 1, pretože keď je napätie na báze o niečo menšie ako 0,6 V, tranzistor bude vypnutý a v režime saturácie bude napätie medzi emitor a kolektor je 0,4V (a viac).

Uvažujme o fungovaní prvku. Ak je napätie U privedené na všetky vstupy 1 (logická 1), všetky diódy (D 1 D 2, D 3 ) bude uzavretý a prúd v obvode je zdrojom E 1, rezistor R1 , prejdú otvorené diódy Dc do bázy tranzistora. V dôsledku poklesu napätia na rezistore R 1 potenciál φ 1 sa ukáže byť o niečo nižší ako potenciál + E 1, dióda D1 potenciál bázy φ B tranzistor je menší ako potenciál φ 1 na hodnotu úbytku napätia na diódach Dc (ale nad 0,6V, takže tranzistor bude v režime saturácie). Na výstupe prvku NEBUDE vytvorené nízke napätie U 0 zodpovedajúce logickej 0. Ak aspoň jeden vstup, napríklad In 1 , napätie U 0 , potom príslušná dióda D 1 potenciál φ 1 bude ≈ U 0 ... Prúd zo zdroja E 1 prejde cez odpor R 1 ... Časť prúdu sa uzavrie cez otvorenú diódu D 1; zdroj U 0, zdroj E 1 , čiastočne cez predpäťové diódy Dc, rezistor R 2 a zdroj E1 ... Základný potenciál φ B = U BE bude nižší ako potenciál φ 1 na hodnote poklesu napätia na predpínacích diódach Dc. V tomto prípade sa prvok vypočíta tak, že úbytok napätia na diódach Dc je taký, že φ B = U BE > 0, ale výrazne menej ako 0,6 V. V tomto prípade bude tranzistor uzavretý a napätie na výstupe prvku NOT sa bude rovnať E K> U 0 , to znamená, že dostaneme logickú 1.

Logický prvok A – NIE tranzistorovo-tranzistorová logika (TTL)... Najjednoduchší prvok AND - NOT je znázornený na obr. 27.2, a. Skladá sa z dvoch častí: prvok AND na viacemitorovom tranzistore T 1 a prvok NIE na tranzistore T 2 ... Priame pripojenie: kolektor T 1 pripojený na bázu tranzistora T 2 ... Posun v základnom obvode tranzistora T 2 vykonáva kolektorový spoj T 1 ... Tri emitorové križovatky T 1 pripojené na vstup prvku (obr. 27.2, b), vykonávať funkcie vstupných diód v obvode AND na diódach.

V porovnaní s DTL prvkami majú TTL prvky vyššiu rýchlosť odozvy. Prvok je vyrobený technológiou integrovaných mikroobvodov, preto neobsahuje reaktívne prvky. Funguje na signáloch vo forme kladných napätí.

Uvažujme o princípe fungovania takýchto prvkov. Ak je napätie U privedené na všetky vstupy 1 , potom sa všetky prechody emitorov posunú v opačnom smere. Kolektorový potenciál tranzistora T 2 bude blízko nule, prechod medzi základňou a kolektorom je posunutý smerom dopredu v dôsledku zdroja + E K. Tranzistor T1 bude v inverznom režime, tranzistor T 2 - v režime nasýtenia. Kolektorový prúd tranzistor T 1 prúdi do bázy tranzistora T 2 , pričom ten druhý zostane v režime nasýtenia. Výstupom bude teda nízkoúrovňové napätie U 0 , teda logická 0.

Ak sa na jeden zo vstupov privedie napätie U 0 , potom potenciál bázy tranzistora T 1 sa stáva vyšším ako potenciál žiariča a kolektora, preto T 1 bude v režime nasýtenia a základný prúd sa uzavrie cez emitorové prechody T 1 a nevstúpi do svojho kolektora, a teda do základne T 2 ... Preto tranzistor T 2 bude uzavretý a na jeho výstupe bude vysoké napätie (logická 1). Prvok teda vykonáva operáciu AND - NOT, keďže signál logickej nuly na výstupe môže byť len vtedy, keď je signál logickej jednotky privedený na všetky vstupy.

27.2.1 Logický prvok ALEBO NIE n-kanálová logika MOSFET (MOSTL). V logických obvodoch na tranzistoroch s efektom poľa sa používajú iba MOS tranzistory s dielektrikom SiO. 2 ... Hlavnými výhodami MOSFET obvodov oproti iným obvodom je ich vysoký stupeň integrácie a zvýšená odolnosť proti šumu.

Uvažujme obvod OR - NOT na MOSFET s indukovaným n-kanálom (obr. 27.3). Na rozdiel od predtým uvažovaných obvodov namiesto zaťažovacieho odporu R K je tam MOS tranzistor (na schéme na obr.27.3 je označený T K ). Pulzný odpor by totiž značne zväčšil plochu obvodu. Logické tranzistory T 1 a T2 zapojené paralelne. Vstupné napätie na každom z nich sa rovná napätiu hradla: U 1 ВХ = U ЗИ1, U ВХ2 = U ЗИ2 ; výstupné napätie sa rovná odtokovému napätiu: U OUT = U SI ... Napájacie napätie sa zvyčajne volí trikrát väčšie ako prahová hodnota Uthr (Uthr je hradlové napätie, pri ktorom je kanál vytvorený).

Ak Uthr = 2,0 V, potom je logický rozdiel (rozdiel medzi vstupným a prahovým napätím) 4 V. Logické úrovne zodpovedajú výstupným napätiam otvorených a uzavretých tranzistorov. Ak je na oba vstupy privedené napätie menšie ako prahová hodnota (zodpovedá logickej nule), potom tranzistory T 1 a T2 bude uzavretý a odtokový prúd bude prakticky nulový. V tomto prípade je odvodňovací prúd záťažového tranzistora T K bude tiež rovný nule. Preto výstup vytvorí napätie blízke napätiu zdroja energie E C a zodpovedajúca logická 1.

Ak sa na vstup aspoň jedného tranzistora privedie napätie presahujúce prahovú hodnotu (zodpovedajúce logickej 1), potom sa tento tranzistor otvorí a objaví sa odberový prúd. Potom na výstupe obvodu bude zvyškové napätie, ktoré je oveľa menšie ako prahové napätie, čo zodpovedá logickej 0.

27.2.2 Logika komplementárneho tranzistora MOSFET (CMOS). Výrazná vlastnosť Obvody CMOS v porovnaní s bipolárnymi technológiami (TTL, ECL a pod.) majú veľmi nízku spotrebu v statickom režime (vo väčšine prípadov sa dá predpokladať, že energia sa spotrebúva len pri prepínaní stavov). Charakteristickým znakom štruktúry CMOS v porovnaní s inými štruktúrami MOS (N-MOS, P-MOS) je prítomnosť n- a p-kanálových tranzistorov s efektom poľa (obr. 27.4); v dôsledku toho majú obvody CMOS viac vysoká rýchlosť akcie a menšiu spotrebu energie, vyznačujú sa však zložitejším výrobným procesom a nižšou hustotou balenia.

Zoberme si napríklad obvod brány 2I-NOT, postavený pomocou technológie CMOS (obrázok 27.5).

Ak sú oba vstupy A a B pripojené vysoký stupeň, potom sú oba tranzistory v spodnej časti schémy otvorené a oba horné sú zatvorené, to znamená, že výstup je pripojený k zemi.

Ak sa na aspoň jeden zo vstupov aplikuje nízka úroveň, zodpovedajúci tranzistor bude hore otvorený a dole zatvorený. Výstup bude teda pripojený k napájaciemu napätiu a odpojený od zeme.

V obvode nie sú žiadne záťažové odpory, takže v statickom stave prechádzajú obvodom CMOS len zvodové prúdy cez uzavreté tranzistory a spotreba energie je veľmi nízka. Pri prepínaní Elektrická energia sa vynakladá hlavne na nabíjanie kondenzátorov brán a vodičov tak, aby spotrebovaný (a rozptýlený) výkon bol úmerný frekvencii tohto spínania (napr. frekvencia hodín procesor).

Obvod 2OR-NOT (obrázok 27.6) funguje nasledovne: keď sú oba vstupy nízke, oba tranzistory v hornej časti sú otvorené a výstup je vysoký. Ak sa na jeden zo vstupov aplikuje vysoká úroveň, potom bude jeden z tranzistorov zospodu otvorený a výstup bude pripojený k zemi.

Na obrázku s topológiou mikroobvodu 2I-NOT môžete vidieť, že používa dva dvojbránové tranzistory s efektom poľa rôznych dizajnov. Horný dvojbránový tranzistor s poľom vykonáva logickú funkciu 2OR a spodný dvojbránový poľom riadený tranzistor vykonáva logickú funkciu 2 AND.

Nižšie je schéma 2OR-NOT používaná v JSC "Integral".

Všetky označenia na obrázku 27.6 sú prevzaté z knižnice úrovne brány JSC "Integral". Na rovnakom mieste (v knižnici) sú uvedené časové oneskorenia a disipácia výkonu pri rôznych zaťaženiach ventilov a ich topopologická implementácia.

Prevažná väčšina moderných logických mikroobvodov, vrátane procesorov, používa obvody CMOS.

25. apríla 2010 o 16:16

Samoštúdium obvodov. Základné pojmy. Časť 1

Elektronika pre začiatočníkov

Štúdium digitálnych obvodov musí začať teóriou automatov. V tomto článku nájdete niekoľko základných vecí, ktoré vám pomôžu nestratiť sa v ďalších článkoch. Snažil som sa, aby bol článok ľahko čitateľný a som si istý, že ho ľahko pochopí aj nepripravený čitateľ.

Signál- hmotný nosič informácií slúžiaci na prenos správ cez komunikačný systém. Signál na rozdiel od správy môže byť generovaný, ale nie je potrebný jeho príjem (správu musí prijať prijímajúca strana, inak nejde o správu, ale len o signál).

Článok sa zaoberá digitálnym diskrétnym signálom. Ide o signál, ktorý má niekoľko úrovní. Je zrejmé, že binárny signál má dve úrovne – a tie sa berú ako 0 a 1. Keď je vysoká úroveň označená jednotkou a nízka nulou, táto logika sa nazýva kladná, inak záporná.

Digitálny signál môže byť reprezentovaný ako časový diagram.

V prírode diskrétne signály neexistujú, preto sú nahradené analógovými signálmi. Analógový signál nemôže prejsť z 0 na 1 okamžite, preto má takýto signál hranu a hranicu.
Ak to chcete nakresliť zjednodušene, vyzerá to takto:

1 - nízka úroveň signálu, 2 - vysoká úroveň signálu, 3 - nárast signálu (vpredu), 4 - pokles signálu (rez)

Signály je možné konvertovať. Na to sa v praxi používajú logické prvky a na formálny zápis sa používajú logické funkcie. Tu sú tie hlavné:

Negácia - invertuje signál.
Diagramy sú označené nasledovne:

Logické OR (logické sčítanie, disjunkcia)

V diagrame:

Logické AND (logické násobenie, spojka)

V diagrame:

Posledné dva môžu mať záporný výstup (AND-NOT, OR-NOT). Hodnoty ich logických funkcií sú prevrátené a na diagrame je výstup nakreslený krúžkom.

Súhrnná tabuľka logických funkcií dvoch argumentov vyzerá takto:

Práca s logickými funkciami je založená na zákonoch algebry logiky, ktorých základy sú popísané v priloženom súbore. Nechýbajú ani úlohy na sebaovládanie a Kontrolné otázky na túto tému.

Navrhovanie logických obvodov s funkciami logickej algebry

Logický diagram sa nazýva súbor logických elektronických prvkov prepojených tak, aby bol splnený daný zákon činnosti obvodu, inými slovami, bola splnená daná logická funkcia.
Podľa závislosti výstupného signálu od vstupného signálu možno všetky elektronické logické obvody podmienečne rozdeliť na:

Schémy prvého druhu, t.j. kombinačné obvody, ktorého výstupný signál závisí len od stavu vstupných signálov v každom časovom okamihu;

Schémy druhého druhu alebo akumulačné obvody(schémy sekvenčné) obsahujúce akumulačné obvody ( prvky s pamäťou), ktorého výstupný signál závisí tak od vstupných signálov, ako aj od stavu obvodu v predchádzajúcich časoch.

Podľa počtu vstupov a výstupov sú schémy: s jedným vstupom a jedným výstupom, s niekoľkými vstupmi a jedným výstupom, s jedným vstupom a niekoľkými výstupmi, s niekoľkými vstupmi a výstupmi.

Podľa spôsobu synchronizácie sú schémy s externou synchronizáciou (synchrónne stroje), s internou synchronizáciou(Asynchrónne stroje sú ich špeciálnym prípadom).

Takmer každý počítač pozostáva z kombinácie obvodov prvého a druhého druhu rôznej zložitosti. Je teda základom každého digitálneho automatického spracovania digitálne informácie, sú elektronické prvky dvoch typov: hlavolam alebo kombinačné a zapamätanie... Logické prvky vykonávajú najjednoduchšie logické operácie s digitálnymi informáciami a na ich ukladanie sa používajú pamäťové prvky. Ako je známe, logická operácia spočíva v premene vstupnej digitálnej informácie podľa určitých pravidiel na výstup.

Môžeme predpokladať, že elementárne logické funkcie sú logickými operátormi spomínaných elektronických prvkov, t.j. schém. Každá takáto schéma je označená určitým grafickým symbolom. (Boli uvedené vyššie - Prvky A, ALEBO, NIE, ALEBO-NIE, A-NIE)

Ako príklad je uvedená elektrická funkčná schéma logického prevodníka (kombinovaný automat), ktorý implementuje logickú funkciu v elementárnom základe logických prvkov AND, OR, NOT.

Pre konsolidáciu navrhujem nezávisle syntetizovať logický obvod, ktorý implementuje nasledujúce logické funkcie:

Dá sa to urobiť napríklad v elektronickom pracovnom stole.

Tu je príklad prvej dokončenej úlohy:

Hovoril som o logických prvkoch – „stavebných kameňoch“, ktoré tvoria základ digitálnej technológie, a ich účele. V tomto príspevku budem podrobnejšie hovoriť o použití digitálnych mikroobvodov obsahujúcich logické brány.

Najjednoduchšie schémy

Prvá schéma je najjednoduchšia sonda pre kontinuitu elektrických obvodov. Pomocou tejto sondy môžete určiť spoľahlivosť elektrického kontaktu, nájsť otvorený obvod, skontrolovať stav rezistorov a polovodičové diódy a tranzistory.

Obvod sondy pre spojitosť elektrického obvodu.

Poďme si popísať, ako to funguje. Keď sú sondy XT otvorené, na vstupoch logického prvku DD1 sa nastaví vysoká hodnota vzhľadom na spoločný vodič. logická úroveň Napätie. V súlade s tým bude výstup prvku DD1 na nízkej logickej úrovni, zatiaľ čo LED VD1 sa nerozsvieti. Ak sú sondy skratované, vstup DD1 bude mať nízku logickú úroveň a výstup bude mať vysokú logickú úroveň. Svietiaca dióda bude indikovať, že výstupy sú navzájom skratované. Keď sú teda sondy pripojené k pracovnému okruhu, LED sa rozsvieti a ak LED nesvieti, potom je v okruhu otvorený okruh.

Nasledujúci diagram je uvedený nižšie logická sonda... Je určený na určenie úrovne logického napätia v elektrických obvodoch digitálnych zariadení.

Obvod logickej sondy.

V pôvodný stav na vstupoch logického prvku DD1 a výstupu DD2 je nastavená vysoká logická úroveň, resp. svieti LED VD1. Keď sú LED diódy zapnuté v obvode s vysokou logickou úrovňou, LED VD1 naďalej svieti, a keď sa na vstupe DD1 objaví nízka logická úroveň, LED VD1 sa zodpovedajúcim spôsobom vypne.

Ďalšie rozprávanie o použití digitálnych mikroobvodov nie je možné bez vedomostí interné zariadenie digitálne TTL a CMOS mikroobvody a ich prenosové charakteristiky.

Vnútorná štruktúra digitálnych TTL mikroobvodov

Všetky rodiny digitálnych mikroobvodov sú založené na základné logické brány... Pre všetky mikroobvody rodiny TTL je takýto prvok prvok 2NIE, ktorý má nasledovnú vnútornú štruktúru. Nižšie je uvedený diagram prvku 2I-NOT a jeho prechodná odozva.

Schéma základného prvku TTL 2I-NOT a jeho prechodná odozva.

Vstup prvku je viacemitorový tranzistor Potom VT1 stupeň zosilňovača na tranzistore VT2 a výstupný stupeň push-pull na tranzistoroch VT3, VT4.

Opíšme si fungovanie logického prvku 2I-NOT. V počiatočnom stave vstupné napätie nepresahuje 0,5 V a emitorový prechod tranzistora VT1 je otvorený, toto napätie nestačí na prenos kolektorového prechodu do otvoreného stavu, to isté platí pre emitorové prechody tranzistorov VT2, VT4. Preto sú tieto tranzistory zatvorené a tranzistor VT3 je otvorený napätím dodávaným z R2. Dióda VD3 sa ukáže ako otvorená a napätie na výstupe prvku je približne 3 ... 4 V ( bod A). Keď sa napätie na žiaričoch VT1 začne zvyšovať, tranzistor VT2 sa začne otvárať a tranzistor VT3 sa hladko zatvára ( časť A - B). Ďalšie zvýšenie napätia na vstupnom tranzistore vedie k tomu, že tranzistor VT2 sa ešte viac otvorí, napätie na R3 sa tiež zvýši a tranzistor VT4 sa otvorí. Výsledkom je, že prechod emitora tranzistora VT4 posunie odpor R3 a tranzistor VT2 sa náhle otvorí a napätie na výstupe prvku sa zníži. V tomto okamihu ( sekcia B - C) všetky tranzistory sú otvorené a v aktívnom režime. Ak budete pokračovať vo zvyšovaní vstupného napätia, tranzistory VT2 a VT4 prejdú do režimu saturácie ( sekcia C - D) a tranzistor VT3 sa zatvorí a hodnota výstupného napätia sa bude rovnať saturačnému napätiu tranzistora VT4 a prúd bude obmedzený odporom R4.

Sekcia B – C možno použiť prechodnú odozvu na spracovanie analógového signálu, v tomto režime má prechodová odozva vysokú linearitu a maximálnu spotrebu energie.

Vnútorná štruktúra digitálnych CMOS mikroobvodov

Rovnako ako v rodine TTL, mikroobvody CMOS základným prvkom je 2I-NOT, ktorej vnútorná štruktúra je znázornená nižšie

Schéma základného prvku CMOS 2I-NOT a jeho prechodová odozva.

Tento logický prvok funguje komplementárne tranzistory s efektom poľa... Tranzistory s kanálom typu p (VT1, VT2) pripojený ku kladnému vodiču napájacieho zdroja, s kanálom typu n (VT3, VT4) zapojené do série.

Pri vstupnom napätí 2 V alebo menej sú tranzistory VT1 a VT2 otvorené, pretože napätie v sekciách hradlového zdroja (pri napájacom napätí 9 V) je najmenej 7 V. Napätie v rovnakých sekciách tranzistorov VT3 a VT4 sa ukáže ako nedostatočné na ich otvorenie, preto na výstupe prvku bude napätie takmer rovnaké ako napájacie napätie, to znamená asi 9 V ( bod A). Keď sa vstupné napätie zvýši, tranzistory sa začnú otvárať a VT1 a VT2 sa zatvoria. zapnuté časť A - B tento proces je relatívne hladký, ale zapnutý sekcia B - C zrýchľuje a je najviac lineárny. V bode B tranzistory VT1 a VT2 sú takmer úplne zatvorené a VT3 a VT4 sú otvorené. Výstupné napätie je v tomto prípade malé a s ďalším zvýšením vstupného napätia na úroveň napájacieho zdroja má tendenciu k nule ( bod G).

Logická brána v lineárnom režime

Použitie logických prvkov digitálnych mikroobvodov na prácu s analógovými signálmi je možné len vtedy, ak sú režim je nastavený na lineárny alebo blízko k nemu. Takže v lineárnom režime TTL prvok je ekvivalentný zosilňovaču so ziskom 10 ... 15 (približne 20 dB) a CMOS prvok- zosilňovač so ziskom 10 ... 20 (20 ... 26 dB).

Výstup logického hradla na lineárny režim: zľava doprava podľa prúdu, napätia, spätnej väzby.

Na výstup logického prvku do lineárnej sekcie sa používajú rôzne metódy. Jedna z nich je založená na inklúzii na vstupe prvku TTL rezistora R... Tento odpor spôsobí tok prúdu cez emitorový prechod vstupného tranzistora prvku TTL. Zmenou odporu externého odporu môžete zmeniť napätie na výstupe prvku, to znamená zmeniť polohu jeho pracovného bodu na prenosovej charakteristike. Pre TTL prvky odpor takéhoto externého odporu sa pohybuje od 1 kΩ do 3 kΩ. Avšak týmto spôsobom nepoužiteľné pre mikroobvody CMOS, pretože pracujú bez výstupných prúdov (existujú zvodové prúdy, ale sú malé a nestabilné).

Druhým spôsobom, ako uviesť logický prvok do prevádzkového režimu, môže byť napájanie na vstup zodpovedajúceho napätia, napríklad pomocou odporový delič... Tak pre TTL prvky stred lineárneho úseku prenosovej charakteristiky zodpovedá vstupné napätie 1,5 ... 1,8 V, a pre CMOS 3 ... 6 V(pri napájacom napätí 9 V). Pre rôzne logické prvky toto napätie nie je rovnaké, preto sa volí empiricky. Hodnoty vstupných odporov sa volia tak, aby vstupné prúdy prvkov neovplyvňovali napätie odoberané z odporového deliča.

Tretia metóda je najefektívnejšia vytvárať negatívnu spätnú väzbu (negatívna spätná väzba) jednosmerným prúdom medzi vstupom a výstupom prvku, vďaka čomu sa pracovný bod automaticky udržiava na požadovanom úseku prenosovej charakteristiky a nevyžaduje starostlivý výber externých odporov. Táto metóda je implementovaná pre logické brány s inverziou vstupný signál: NOT, AND-NOT, OR-NOT.

Odpor rezistor v obvode OOS sa vyberá na základe poskytnutia prvku požadovaným vstupným prúdom. Pre prvky CMOS to predstavuje od niekoľkých kiloohmov až po desiatky megaohmov, a pre TTL - od desiatok Ohmov do 1 kOhm... Ale použitie OOS znižuje zisk prvku.

Logické zosilňovače

Pre použitie logických prvkov ako zosilňovačov signálu je potrebné priviesť pracovný bod k lineárnemu úseku prenosovej charakteristiky. Hlavné charakteristiky takýchto zosilňovačov sú uvedené v tabuľke nižšie.

séria	Schéma výber v lineárne režim	K USA, dB	F max, MHz	P rub mW	si vonku, V	R in, kOhm	R von, kOhm	R1, kOhm	R2, kOhm
K155	OOC	18	40	20	1,2	0,6	0,05	0,68	0,68
K155	Aktuálne	21	40	20	1,2	0,8	0,05	1,9	—
K176	OOS	25	5,5	5 … 20	1,5	0,4	0,05	7,5	5,1
K176	Aktuálne	17	3 … 4		5,0	3,5	6	6,2	4
561	OOC	25	3 … 4		5,0	1000	7	1000	1000

Schéma najjednoduchšieho zosilňovača založeného na prvku TTL je uvedená nižšie. Úprava zosilňovača sa redukuje na nastavenie pracovného bodu prvku s trimovacím odporom R1 v strede lineárneho úseku prenosovej charakteristiky.

Najjednoduchší zosilňovač na TTL prvku

Nevýhoda jednoduché zosilňovače je nízka vstupná impedancia, ktorý obmedzuje rozsah ich aplikácie. Okrem toho je zisk malý. Eliminovaný túto nevýhodu použitie v spojení s tranzistormi. Zosilnenie sa zvyšuje zapojením niekoľkých stupňov do série. Okrem toho digitálny mikroobvod obsahuje niekoľko rovnakých prvkov, čo vám umožňuje vytvárať viackanálové zosilňovače. Príkladom je schéma uvedená nižšie. Hlavné charakteristiky zosilňovača: zisk - 50; výstupná impedancia 50 Ohm, vstupná impedancia 5 kOhm, horná medzná frekvencia 40 MHz.

Obvod zosilňovača s tranzistorom na vstupe

Prvky CMOS je možné použiť aj pre zosilňovače, z ktorých jeden je zobrazený nižšie. Spoločná nevýhoda zosilňovače na prvkoch CMOS - vysoká výstupná impedancia... Dá sa eliminovať inštaláciou logického prvku na výstup sledovač vysielača na tranzistore a jeho zaradenie do obvodu OOS.

Zosilňovacie obvody založené na prvkoch CMOS.

Prahové zariadenia na logických hradlách

Prahové zariadenia nazývané komparátory sú určené na konverziu analógový signál do digitálnych informácií. Najjednoduchším prahovým zariadením je Schmittova spúšť, ktorá je tu popísaná. Okrem tvarovania a regenerácie pulzu digitálnych signálov, prahové zariadenia sa používajú v analógovo-digitálnych prevodníkoch, generátoroch impulzov rôznych tvarov.

Obvod prahového zariadenia je založený na logických prvkoch.

Vo všeobecnosti je logický prvok sám osebe prahovým zariadením, ale jeho prenosová charakteristika nie celkom lineárne. Aby sa zvýšila linearita prenosovej charakteristiky logického prvku, musí byť zakrytý pozitívna spätná väzba (PIC) DC cez odpor R2. V tomto prípade sa zmení na druh Schmittova spúšť so schopnosťou regulovať prahové napätie. Šírka hysteréznej slučky(rozdiel medzi prahovými napätiami) závisí od pomeru rezistorov R1 a R2. Od týchto rezistorov závisí aj citlivosť. So zvýšením R2 a znížením R1 sa citlivosť zvyšuje a šírka hysteréznej slučky sa zmenšuje. Pre TTL mikroobvody odpor R1 = 0,1 ... 2 kOhm a R2 = 2 ... 10 kOhm. Prahové zariadenia na báze CMOS prvkov sú vysoko ekonomické a nevýhodou je nízka citlivosť. Pre CMOS mikroobvody R1 je niekoľko desiatok kiloohmov a R2 je niekoľko stoviek kiloohmov.

Generátory na logických prvkoch

Digitálne mikroobvody sú široko používané v obvody rôznych generátorov s frekvenciami od zlomkov hertzov po desiatky megahertzov a v rôznych tvaroch pulz. Vo všeobecnosti sú oscilátory zosilňovacím stupňom alebo niekoľkými, ktoré sú zahrnuté frekvenčne závislá spätná väzba... Ako takéto obvody sa používajú obvody RC, LC, RLC, ako aj piezokeramické a kremenné rezonátory.

Zobrazené nižšie generátorový obvod s RC frekvenčne závislým obvodom... Prevádzka tohto generátora je spojená s procesmi nabíjania a vybíjania kondenzátora C1 cez odpor R1.

RC obvod oscilátora

V tomto obvode generátora sa OOS vykonáva cez odpor R1, ktorý uvádza logický prvok do lineárneho režimu, a frekvenčne závislý PIC sa vykonáva cez kondenzátor C1. Tento generátor využíva prvky TTL aj CMOS. Odpor rezistora R1 sa volí rovnako ako u zosilňovacieho stupňa s OOS a kapacita kondenzátora závisí od požadovanej frekvencie kmitov. Frekvencia generovania môže byť určená približným vzorcom

F \ približne \ frac (0,7) (RC)

Počas prevádzky takýto generátor generuje pravouhlé impulzy s pracovným cyklom približne rovným 2. Maximálna frekvencia generovania je obmedzená hodnotou oneskorenia spínania logických prvkov, takže pre CMOS mikroobvody maximálna frekvencia je 2 ... 4 MHz, a pre TTL- niekoľko desiatky MHz.

Pomocou digitálnych mikroobvodov môžete tiež získať sínusový generátor, na to je potrebné použiť LC obvod... Schéma takéhoto generátora je uvedená nižšie.

Obvod LC generátora

Ako frekvenčne závislá komunikácia sa používa sériová aj paralelná komunikácia. oscilačný obvod, ale v každom prípade bude frekvencia vibrácií zodpovedať Thompsonov vzorec

F = \ frac (1) (2 \ pi \ sqrt (LC))

Odpor odporu R1 sa volí rovnakým spôsobom ako pre stupeň zosilňovača.

Nevýhodou vyššie opísaných generátorov je nízka stabilita generovanej frekvencie. Na jej zvýšenie sa používajú piezokeramické a kremenné rezonátory vrátane ich v spätnej väzbe namiesto kondenzátora alebo oscilačného obvodu.

Oscilátorový obvod s kremennou frekvenčnou stabilizáciou

Teória je dobrá, ale bez nej praktické uplatnenie toto sú len slová.

Najnovšie články

2021-11-16 12:29:16
Firmvér Samsung Galaxy Gio S5660
2021-11-16 12:29:16
Zobrazovanie položiek podľa štítku: firmvér samsung galaxy a8
2021-11-16 12:29:16
Sony Ericsson Xperia Arc Smartphone Arc užívateľská príručka

Populárne články

Voľba redaktora

2021-11-11 12:38:28

Hodnota avatarov v psychológii
Pomocou avatara môžete zistiť niektoré črty charakteru osoby - svoje vlastné aj osoby, o ktorú máte záujem. Nejde o úplné otestovanie človeka na...
2021-11-11 12:38:28

Hodnota avatarov v psychológii
Náš virtuálny obraz spolu s obrazom v reálnom živote aktívne ovplyvňuje kariérny úspech. Online kariérny rebríček začína vyplnením...
2021-11-11 12:38:28

Ako zdôrazniť písmeno v MS Word
Ruský jazyk je veľmi zložitý a mnohostranný, a preto sa ho mnohí cudzinci učia len ťažko. Jednou zo zaujímavých vlastností nášho jazyka je význam ...
2021-11-11 12:38:28

Čo to znamená, ak je avatar osoby
Dnes je na internete veľa nových a niekedy pre nás úplne nepochopiteľných slov, ako napríklad skype, spam, flood, userpic a mnoho ďalších. V tomto článku...
2021-11-11 12:38:28

Ako si vytvoriť svoj vlastný Twitter moment
Na Twitteri sú Moments jednoducho zbierkou tweetov (s obrázkami, s videami alebo bez nich) o konkrétnych udalostiach a zhromaždených do jedného informačného kanála. V...