Analógové vstupné parametre. Dynamický rozsah bez harmonických. Bitovo vyvážený analógovo-digitálny prevodník

Štvorkanálový analógovo-digitálny prevodník

Analógovo-digitálny prevod elektrických signálov je podobný váženiu záťaže na lúčovej váhe. Taliansky matematik Fibonacci (1170- (1228-1250)) sformuloval problém najmenšieho počtu závaží na váženie bremien najväčšieho rozsahu na trámových váhach, ktorý sa stal známym ako „problém závaží“. Po vyriešení tohto problému Fibonacci dospel k záveru, že najmenší počet váh získame výberom váh váh v pozičnom symetrickom ternárnom číselnom systéme. Z toho vyplýva, že najoptimálnejšie analógovo-digitálne prevodníky sú analógovo-digitálne prevodníky pracujúce v pozične symetrickom ternárnom číselnom systéme. Z toho tiež vyplýva, že „elektronické váženie“ výrazne zaostáva za mechanickým vážením, v ktorom v 12. storočí dospeli k polohovo symetrickej trojčlennej sústave. Matematika „elektronického váženia“ je pod úrovňou matematiky mechanického váženia v 12. storočí. Treba tiež poznamenať, že Fibonacci vo svojom probléme nezohľadnil počet vážení. S prihliadnutím na počet vážení (počet iterácií pri „elektronickom vážení“) sa ukazuje, že najmenší počet vážení (iterácií) nastáva aj pri voľbe pozične symetrickej trojčlennej sústavy.

Povolenie

Rozlíšenie ADC - Minimálna zmena veľkosti analógového signálu, ktorú môže daný ADC previesť. Zvyčajne sa meria vo voltoch, pretože napätie je vstupným signálom pre väčšinu ADC. V prípade jedného merania bez zohľadnenia šumu rozlíšenie priamo závisí od bitnosť ADC.

Kapacita ADC charakterizuje počet diskrétnych hodnôt, ktoré môže prevodník vydávať na výstupe. Merané v bitoch. Napríklad ADC schopný produkovať 256 diskrétnych hodnôt (0..255) má kapacitu 8 bitov, pretože 2 8 = 256.

Rozlíšenie napätia sa rovná rozdielu napätia zodpovedajúcemu maximálnemu a minimálnemu výstupnému kódu vydelenému počtom diskrétnych výstupných hodnôt. Napríklad:

• Príklad 1
  • Vstupný rozsah = 0 až 10 voltov
  • Kapacita ADC 12 bitov: 2 12 = 4096 kvantizačných úrovní
  • Rozlíšenie napätia: (10-0) / 4096 = 0,00244 voltu = 2,44 mV

• Príklad 2
  • Vstupný rozsah = -10 až +10 voltov
  • Kapacita ADC 14 bitov: 2 14 = 16384 kvantizačných úrovní
  • Rozlíšenie napätia: (10 - (- 10)) / 16384 = 20/16384 = 0,00122 voltov = 1,22 mV

V praxi je rozlíšenie ADC obmedzené pomerom signálu k šumu vstupného signálu. Pri vysokej intenzite šumu na vstupe ADC je nemožné rozlíšiť susedné úrovne vstupného signálu, to znamená, že rozlíšenie sa zhoršuje. V tomto prípade je skutočne dosiahnuteľné rozlíšenie opísané pomocou efektívna bitová hĺbka (efektívny počet bitov- ENOB), čo je menej ako skutočná bitová šírka ADC. Pri konverzii vysoko zašumeného signálu sú najmenej významné bity výstupného kódu prakticky nepoužiteľné, pretože obsahujú šum. Na dosiahnutie deklarovanej bitovej šírky by mal byť pomer S/N vstupného signálu približne 6 dB pre každý bit bitovej šírky.

Typy konverzií

Lineárne ADC

Väčšina ADC sa považuje za lineárnu, hoci A/D konverzia je v podstate nelineárny proces (pretože operácia mapovania spojitého do diskrétneho priestoru je nelineárna). Termín lineárne vo vzťahu k ADC znamená, že rozsah vstupných hodnôt zobrazených na výstupnej digitálnej hodnote je lineárne úmerný tejto výstupnej hodnote, teda výstupnej hodnote k sa dosiahne, keď sa vstupné hodnoty pohybujú od

m(k + b) m(k + 1 + b),

kde m a b- nejaké konštanty. Neustále b typicky 0 alebo -0,5. Ak b= 0, volá sa ADC nenulový kvantizátor (stredný vzostup), ak b= −0,5, potom sa zavolá ADC kvantizér s nulou v strede kroku kvantovania (stredný behúň).

Nelineárne ADC

Dôležitým parametrom popisujúcim nelinearitu je integrálna nelinearita(INL) a diferenciálna nelinearita(DNL).

Chyba clony (chvenie)

Digitalizujme sínusový signál X(t) = A sin2π f 0 t ... V ideálnom prípade sa vzorky odoberajú v pravidelných intervaloch. V skutočnosti však čas vzorkovania podlieha kolísaniu v dôsledku chvenia prednej časti synchronizačného signálu ( chvenie hodín). Za predpokladu, že neistota času odberu vzoriek je rádovo Δ t, zistíme, že chybu spôsobenú týmto javom možno odhadnúť ako

Je ľahké vidieť, že chyba je relatívne malá pri nízkych frekvenciách, ale pri vysokých frekvenciách sa môže výrazne zvýšiť.

Vplyv chyby apertúry možno ignorovať, ak je jej veľkosť relatívne malá v porovnaní s chybou kvantizácie. Takto môžete nastaviť nasledujúce požiadavky na jitter pre synchronizačný signál:

kde q- Bitová hĺbka ADC.

Bitová šírka ADC	Maximálna vstupná frekvencia
	44,1 kHz	192 kHz	1 MHz	10 MHz	100 MHz
8	28,2 ns	6,48 ns	1,24 ns	124 ps	12,4 ps
10	7,05 ns	1,62 ns	311 ps	31,1 ps	3,11 ps
12	1,76 ns	405 ps	77,7 ps	7,77 ps	777 fs
14	441 ps	101 ps	19,4 ps	1,94 ps	194 fs
16	110 ps	25,3 ps	4,86 ps	486 fs	48,6 fs
18	27,5 ps	6,32 ps	1,21 ps	121 fs	12,1 fs
24	430 fs	98,8 fs	19,0 fs	1,9 fs	190 ako

Z tejto tabuľky môžeme vyvodiť záver, že je vhodné použiť ADC s určitou bitovou kapacitou, berúc do úvahy obmedzenia spôsobené jitterom synchronizačného frontu ( chvenie hodín). Napríklad nemá zmysel používať presný 24-bitový ADC na záznam zvuku, ak systém distribúcie hodín nie je schopný poskytnúť ultra nízku neistotu.

Vzorkovacia frekvencia

Analógový signál je spojitou funkciou času, v ADC sa prevádza na postupnosť digitálnych hodnôt. Preto je potrebné určiť vzorkovaciu frekvenciu digitálnych hodnôt z analógového signálu. Frekvencia, s ktorou sa vytvárajú digitálne hodnoty, sa nazýva vzorkovacia frekvencia ADC.

Neustále sa mení signál s obmedzenou šírkou pásma digitalizácie(to znamená, že hodnoty signálu sa merajú v časovom intervale T- perióda vzorkovania) a pôvodný signál môže byť presne tak obnovené z časovo diskrétnych hodnôt interpoláciou. Presnosť rekonštrukcie je obmedzená kvantizačnou chybou. Podľa Kotelnikovovej-Shannonovej vety je však presná rekonštrukcia možná len vtedy, ak je vzorkovacia frekvencia vyššia ako dvojnásobok maximálnej frekvencie v spektre signálu.

Pretože skutočné ADC nemôžu vykonávať A/D konverziu okamžite, analógová vstupná hodnota musí byť udržiavaná konštantná aspoň od začiatku do konca procesu konverzie (tento časový interval sa nazýva čas konverzie). Tento problém je vyriešený použitím špeciálneho obvodu na vstupe ADC - zariadenia na vzorkovanie a podržanie - UVH... UVC spravidla ukladá vstupné napätie do kondenzátora, ktorý je na vstup pripojený cez analógový kľúč: keď je kľúč zatvorený, vstupný signál je vzorkovaný (kondenzátor je nabitý na vstupné napätie), keď je sa otvorí, uloží sa. Mnohé ADC vyrobené vo forme integrovaných obvodov obsahujú zabudované UVC.

Aliasing (aliasing)

Všetky ADC fungujú vzorkovaním vstupných hodnôt v pevných intervaloch. Výstupné hodnoty sú teda neúplným obrazom toho, čo sa privádza na vstup. Pri pohľade na výstupné hodnoty nie je možné zistiť, ako sa vstup správal. medzi vzorky. Ak je známe, že vstupný signál sa mení pomerne pomaly vzhľadom na vzorkovaciu frekvenciu, potom možno predpokladať, že medzihodnoty medzi vzorkami sú niekde medzi hodnotami týchto vzoriek. Ak sa vstupný signál rýchlo mení, nemožno urobiť žiadne predpoklady o medziľahlých hodnotách vstupného signálu, a preto nie je možné jednoznačne obnoviť tvar pôvodného signálu.

Ak sa sekvencia digitálnych hodnôt produkovaných ADC konvertuje späť do analógovej formy pomocou digitálno-analógového prevodníka inde, je žiaduce, aby bol prijatý analógový signál čo najpresnejší ako pôvodný signál. Ak sa zmení vstupný signál rýchlejšie než sa vykonajú jeho hodnoty, potom nie je možné presné obnovenie signálu a na výstupe DAC bude prítomný falošný signál. Volajú sa rušivé frekvenčné zložky signálu (neprítomné v spektre pôvodného signálu). alias(falošná frekvencia, falošná nízkofrekvenčná zložka). Nepravdivá frekvencia závisí od rozdielu medzi rýchlosťou signálu a vzorkovacou frekvenciou. Napríklad 2 kHz sínusová vlna vzorkovaná pri 1,5 kHz by sa reprodukovala ako 500 Hz sínusová vlna. Tento problém bol pomenovaný frekvenčné prekrytie (aliasing).

Aby sa zabránilo aliasingu, signál aplikovaný na vstup ADC musí prejsť cez dolnopriepustný filter, aby sa potlačili spektrálne zložky, ktoré majú viac ako polovicu vzorkovacej frekvencie. Tento filter sa nazýva anti-aliasing(anti-aliasing) filter, jeho aplikácia je mimoriadne dôležitá pri budovaní skutočných ADC.

Zatiaľ čo aliasing je vo väčšine prípadov nežiaduci účinok, dá sa využiť. Napríklad vďaka tomuto efektu sa možno zaobísť bez down-konverzie pri digitalizácii úzkopásmového vysokofrekvenčného signálu (pozri mixér). Na to však musia mať analógové vstupné stupne ADC podstatne vyššie parametre, ako sa vyžaduje pre štandardné použitie ADC pri základnej (video alebo nižšej) harmonickej.

Dithering

Niektoré z charakteristík ADC možno zlepšiť použitím techniky pseudonáhodného miešania signálov (eng. váhať). Spočíva v pridávaní náhodného šumu (bieleho šumu) malej amplitúdy k vstupnému analógovému signálu. Amplitúda šumu sa spravidla volí na úrovni polovice LSB. Dôsledkom tohto pridania je, že stav LSM náhodne prechádza medzi stavmi 0 a 1 pri veľmi malom vstupnom signáli (bez pridania šumu by bol LSM dlhý čas v stave 0 alebo 1). V prípade signálu so zmiešaným šumom namiesto jednoduchého zaokrúhlenia signálu na najbližší bit dochádza k náhodnému zaokrúhľovaniu nahor alebo nadol a priemerný čas, počas ktorého je signál zaokrúhlený na jednu alebo druhú úroveň, závisí od toho, ako blízko je signál k tejto úrovni. . Digitalizovaný signál teda obsahuje informáciu o amplitúde signálu s rozlíšením lepším ako LSM, to znamená, že dochádza k zvýšeniu efektívnej kapacity ADC. Nevýhodou tejto techniky je zvýšenie šumu vo výstupnom signáli. V skutočnosti je to kvantizačná chyba rozmazaný niekoľkými susednými vzorkami. Tento prístup je vhodnejší ako jednoduché zaokrúhľovanie na najbližšiu diskrétnu úroveň. V dôsledku použitia techniky miešania pseudonáhodného signálu máme presnejšiu reprodukciu signálu v čase. Malé zmeny v signáli možno získať z pseudonáhodných skokov LSM filtrovaním. Okrem toho, ak je šum deterministický (amplitúda pridaného šumu je kedykoľvek presne známa), potom ho možno odpočítať od digitalizovaného signálu, pričom sa predtým zvýšila jeho bitová hĺbka, čím sa pridaný šum takmer úplne eliminuje.

Zvukové signály veľmi malých amplitúd, digitalizované bez pseudonáhodného signálu, sú uchom vnímané ako veľmi skreslené a nepríjemné. Pri pseudonáhodnom rozklade signálu je skutočná úroveň signálu reprezentovaná priemerom niekoľkých po sebe nasledujúcich vzoriek.

Pre väčšinu ADC je bitová šírka od 6 do 24 bitov, vzorkovacia frekvencia je až 1 MHz. Mega a gigahertzové ADC sú tiež dostupné (február 2002). Megahertzové ADC sú potrebné v digitálnych videokamerách, zariadeniach na zachytávanie videa a digitálnych TV tuneroch na digitalizáciu kompozitného video signálu. Komerčné ADC majú typicky výstupnú chybu ± 0,5 až ± 1,5 LSB.

Jedným z faktorov, ktoré zvyšujú cenu integrovaných obvodov, je počet kolíkov, pretože nútia zväčšiť balenie a každý kolík musí byť pripojený k matrici. Aby sa znížil počet kolíkov, často ADC pracujúce pri nízkej vzorkovacej frekvencii majú sériové rozhranie. Sériové ADC sa často používajú na zvýšenie hustoty zapojenia a vytvorenie menšej dosky.

Mikroobvody ADC majú často niekoľko analógových vstupov pripojených vo vnútri mikroobvodu k jedinému ADC cez analógový multiplexer. Rôzne modely ADC môžu obsahovať zariadenia na uchovávanie vzoriek, prístrojové zosilňovače alebo vysokonapäťový diferenciálny vstup a iné podobné obvody.

Použitie ADC pri nahrávaní zvuku

ADC sú zabudované do najmodernejších záznamových zariadení, keďže spracovanie zvuku sa zvyčajne vykonáva na počítačoch; aj pri použití analógového záznamu je potrebný ADC na konverziu signálu na tok PCM, ktorý sa zapíše na disk CD.

Moderné ADC používané pri nahrávaní zvuku môžu pracovať pri vzorkovacej frekvencii až 192 kHz. Mnoho ľudí pracujúcich v tejto oblasti sa domnieva, že tento ukazovateľ je nadbytočný a používa sa z čisto marketingových dôvodov (dokazuje to Kotelnikov-Shannonova veta). Dá sa povedať, že audio analógový signál neobsahuje toľko informácií, koľko môže byť uložených v digitálnom signáli pri tak vysokej vzorkovacej frekvencii a často pre Hi-Fi (trieda vybavenia) audio zariadení vzorkovacia frekvencia 44,1 kHz. (štandardné pre CD) alebo 48 kHz (typické pre reprodukciu zvuku v počítačoch). Široká šírka pásma však zjednodušuje a znižuje náklady na implementáciu anti-aliasingových filtrov, čo umožňuje ich výrobu s menším počtom prepojení alebo s nižším sklonom v zakázanom pásme, čo má pozitívny vplyv na fázovú odozvu filtra v priepustnom pásme.

A / D prevodníky pre záznam zvuku majú široký cenový rozsah - od 100 do 10 000 USD a viac pre dvojkanálový ADC.

ADC pre záznam zvuku používané v počítači sú interné a externé. K dispozícii je tiež bezplatný softvérový balík PulseAudio pre Linux, ktorý vám umožňuje používať pomocný počítač (počítače) ako externý DAC / ADC pre hlavný počítač s garantovanou dobou latencie.

Iné aplikácie

Analógovo-digitálny prevod sa používa všade tam, kde je potrebné spracovať, uložiť alebo preniesť signál v digitálnej forme.

• Rýchle video ADC sa používajú napríklad v TV tuneroch.
• Pomalé zabudované 8, 10, 12 alebo 16-bitové ADC sa často nachádzajú v mikrokontroléroch.
• Veľmi rýchle ADC sú nevyhnutné v digitálnych osciloskopoch.
• Moderné váhy používajú ADC s rozlíšením až 24 bitov, ktoré konvertujú signál priamo z tenzometra.
• ADC sú súčasťou rádiových modemov a iných zariadení na rádiový prenos dát, kde sa používajú v spojení s DSP procesorom ako demodulátor.
• Ultrarýchle ADC sa používajú aj v anténnych systémoch základňových staníc (v takzvaných SMART anténach) a v poliach radarových antén.

Poznámky (upraviť)

pozri tiež

Odkazy

• Wolfgang Rice. Zariadenie a princíp činnosti analógovo-digitálnych prevodníkov rôznych typov Časopis WBC GmbH "Components and Technologies" č. 3 2005
• Analógovo-digitálne prevodníky, teória a princípy práce zo stránky Microelectronics Market

Akékoľvek ADC je komplexné elektronické zariadenie, ktoré môže byť vyrobené vo forme jedného integrovaného obvodu alebo môže obsahovať veľké množstvo rôznych elektronických komponentov. V tomto ohľade vlastnosti ADC závisia nielen od jeho konštrukcie, ale aj od vlastností prvkov, ktoré tvoria jeho zloženie. Väčšina ADC sa hodnotí podľa svojich hlavných metrologických ukazovateľov, ktoré možno rozdeliť do dvoch skupín: statické a dynamické.

TO statické charakteristiky ADC zahŕňajú: absolútne hodnoty a polarity vstupných signálov, vstupný odpor, hodnoty a polarity výstupných signálov, výstupný odpor, hodnoty napätí a prúdov napájacích zdrojov, počet binárnych alebo desatinných číslic výstupného kódu, chyby konverzie jednosmerného napätia atď.

TO dynamické parametre ADC zahŕňajú: čas konverzie, maximálnu vzorkovaciu frekvenciu, čas clony, dynamickú chybu atď.

Pozrime sa na niektoré z týchto parametrov podrobnejšie. Hlavnou charakteristikou ADC je jeho rozhodnutie , ktorý je zvyčajne určený prevrátenou hodnotou maximálneho počtu kombinácií kódov na výstupe ADC. Rozlíšenie môže byť vyjadrené v percentách, v počte číslic alebo v relatívnych jednotkách.

Napríklad 10-bitový ADC má rozlíšenie (1024) -1 "10 -3 = 0,1%. Ak je napätie na stupnici pre takýto ADC 10 V, potom absolútna hodnota rozlíšenia bude asi 10 mV.

Skutočná hodnota rozlíšenia sa líši od vypočítanej v dôsledku chýb ADC. Presnosť ADC je určená hodnotami absolútnej chyby, diferenciálnej a integrálnej nelinearity. Absolútna chyba ADC je určená na konci konverznej charakteristiky, preto sa bežne označuje ako chyba v plnom rozsahu a meria sa v jednotkách LSB.

Diferenciálna nelinearita (DNL) je určená identitou dvoch susedných prírastkov signálu, t.j. ako rozdiel medzi napätiami dvoch susedných kvánt: DNL = hi-h i +1. Definícia diferenciálnej nelinearity je znázornená na obr. 2.3 a.

Integrálna nelinearita ADC (INL) charakterizuje identitu prírastkov v celom rozsahu vstupného signálu. Zvyčajne je definovaný tak, ako je znázornené na obr. 2.3 b, o maximálnu odchýlku vyhladenej konverznej charakteristiky od ideálnej priamky, t.j. INL = u i "- u i.

Konverzný čas T pr zvyčajne definovaný ako časový interval od začiatku konverzie po objavenie sa stabilného kódu vstupného signálu na výstupe ADC. Pre niektoré typy ADC je tento čas konštantný a nezávisí od hodnoty vstupného signálu, pre iné ADC tento čas závisí od hodnoty vstupného signálu. Ak ADC funguje bez vzorkovacieho a pridržiavacieho zariadenia, potom je časom prevodu čas clony.

Maximálna vzorkovacia frekvencia - jeho frekvenciu, s ktorou je možné konvertovať vstupný signál za predpokladu, že zvolený parameter (napríklad absolútna chyba) neprekročí stanovené medze. Niekedy sa maximálna miera konverzie považuje za prevrátenú hodnotu času konverzie. Toto však nie je vhodné pre všetky typy ADC.

Ryža. 2.3. Určenie diferenciálnej nelinearity (a)

a integrálna nelinearita (b)

Princípy budovania ADC

Všetky typy používaných ADC možno rozdeliť podľa nameranej hodnoty napätia do dvoch skupín: ADC s okamžitými hodnotami napätia a ADC s priemernými hodnotami napätia (integračné ADC). Najprv zvážme ADC, ktoré nám umožňujú určiť kód okamžitej hodnoty napätia, a potom zvážme integračné ADC a vlastnosti ich použitia.

Okamžité ADC možno rozdeliť na tieto hlavné typy: sekvenčné počítanie, sekvenčná aproximácia, paralelné, paralelne sekvenčné a s medzikonverziou v časovom intervale.

Štrukturálna schéma ADC sériového počítania je znázornené na obr. 2.4a. Obsahuje komparátor, ktorý porovnáva vstupné napätie so spätnoväzbovým napätím. Priamy vstup komparátora prijíma vstupný signál si v a na invertujúcom napätí ty 5 spätná väzba. Činnosť meniča začína príchodom impulzu „ŠTART“ z riadiaceho obvodu (na obrázku nie je znázornený), ktorý zatvorí kľúč S. Cez zatvorený kľúč S impulzov ty 1 z generátora hodinových impulzov idú do počítadla, ktoré riadi činnosť digitálno-analógového prevodníka (DAC). V dôsledku postupného zvyšovania výstupného kódu počítadla dochádza k postupnému postupnému zvyšovaniu výstupného napätia. ty 5 DAC. DAC je napájaný z referenčného napätia u 4.

Keď sa výstupné napätie DAC rovná vstupnému napätiu, komparátor sa prepne a spínač sa otvorí na výstupný signál STOP. S. V dôsledku toho sa impulzy z generátora už nedostanú na vstup počítadla. Výstupný kód zodpovedajúci rovnosti si v = ty 5 odstránené z výstupného registra počítadla.

Ryža. 2.4. Bloková schéma ADC sekvenčného počítania (a)

a grafy transformačného procesu (b)

Grafy znázorňujúce proces premeny napätia na digitálny kód sú znázornené na obr. 2.4 b. Z týchto grafov je vidieť, že čas prevodu je premenlivý a závisí od úrovne vstupného signálu. Keď je počet binárnych číslic počítadla rovný n a periódu opakovania počítajúcich impulzov T maximálny čas konverzie možno určiť podľa vzorca:

Tpr = (2 n - 1) T. (2.4)

Takže napríklad pre n= 10 číslic a T= 1 μs (t.j. pri frekvencii hodín 1 MHz) je maximálny čas prevodu

Tpr = (2 10 - 1) = 1024 μs "1 ms.

ktorý poskytuje maximálnu konverznú frekvenciu približne 1 kHz.

Konverznú rovnicu ADC sekvenčného počítania možno zapísať ako:

kDU = ty v,

kde 0 < k < n - počet krokov pred porovnaním, DU = h- hodnota jedného kroku, teda kvantovacieho kroku.

Štrukturálna schéma Postupná aproximácia ADC je znázornené na obr. 2.5 a... V porovnaní s obvodom ADC sekvenčného počítania v ňom nastala jedna významná zmena - namiesto čítača sa zavádza postupný aproximačný register (RPR). Tým sa zmenil vyvažovací algoritmus a skrátil sa čas konverzie.

Činnosť ADC s RFP je založená na princípe dichotómie, t.j. postupnom porovnávaní premeneného napätia si v s 1/2, 1/4, 1/8 atď. jeho možnej maximálnej hodnoty U m... To umožňuje n-bit ADC vykoná celý proces konverzie v NS postupných krokov aproximácie (iterácií) namiesto (2 n -1) pri použití sekvenčného počítania a získate významný nárast výkonu. Graf procesu konverzie ADC s RFP je znázornený na obr. 2.5 b.

Ryža. 2.5. Bloková schéma postupnej aproximácie ADC (a),

grafy transformačného procesu (b) a prechodový diagram

pre 3-bitový ADC (c)

Ako príklad možno uviesť Obr. 2.5 v ukazuje prechodový diagram pre 3-bitový SAR ADC. Pretože v každom kroku sa určuje hodnota jedného bitu, počnúc najvýznamnejším, takýto ADC sa často nazýva digitálny vyvažovací ADC. V prvom porovnaní sa zisťuje, či je napätie väčšie alebo menšie ty v, ako Hm / 2. V ďalšom kroku sa určí, v ktorej štvrtine sa rozsah nachádza si v... Každý nasledujúci krok zužuje oblasť možných výsledkov na polovicu.

V každom kroku porovnávania komparátor generuje impulzy zodpovedajúce stavu "over-under" (1 alebo 0), ktoré riadia postupný aproximačný register.

Štrukturálna schéma paralelný ADC je znázornené na obr. 2.6. Prevodník vykonáva simultánne vzorkovanie vstupného signálu si v pomocou sady komparátorov zapojených paralelne so zdrojom signálu. Prahové úrovne komparátorov sa nastavujú pomocou odporového deliča v súlade s použitou kvantizačnou stupnicou. Pri privedení signálu na vstupy komparátorov si v na ich výstupoch dostaneme kvantovaný signál reprezentovaný v unitárnom kóde.

Ryža. 2.6. Bloková schéma paralelného ADC

Na prevod jednotného kódu na binárny (alebo z binárneho na desiatkové) sa používa prevodník kódovania. Pri práci v binárnom kóde majú všetky deličové odpory rovnaký odpor R. Doba konverzie takéhoto meniča je jeden cyklus, t.j. Tpr = T... Paralelné prevodníky sú v súčasnosti najrýchlejšie a zvládnu vzorkovacie frekvencie nad 100 MHz.

Referenčný delič napätia je súprava nízkoodporových odporov s odporom asi 1 ohm. Podľa výstupu "Korekcia" je možné korigovať nulovú úroveň offsetového napätia na vstupe a podľa výstupu U op2- absolútna chyba prevodu v koncovom bode stupnice. Nominálne hodnoty referenčných napätí sú: U op1 =- 0,075 ... 0 V, a U op2= -2,1 ... -1,9 V. Typické oneskorenie odozvy komparátora je asi 7 ns.

Štrukturálna schéma sériovo-paralelný ADC je znázornené na obr. 2.7. Takýto ADC pracuje v niekoľkých hodinových cykloch. V prvom cykle ADC konvertuje najvýznamnejšie bity vstupného napätia si v do digitálneho kódu (v diagrame sú to číslice 2 3 ... 2 5). Potom, v druhom hodinovom cykle, sú tieto bity konvertované DAC na napätie, ktoré je odčítané od vstupného signálu v odčítači WA. V treťom cykle ADC 2 prevedie výsledný rozdiel na kód najmenej významných bitov vstupného napätia si v .

Takéto meniče sa vyznačujú nižšou rýchlosťou v porovnaní s paralelnými, ale majú menej komparátorov. Takže napríklad 6-bitový paralelný ADC vyžaduje 64 komparátorov a sériovo-paralelný ADC vyžaduje iba 16.

Počet stupňov v takýchto ADC sa môže zvýšiť, a preto sa často nazývajú viacstupňové alebo reťazové. Výstupný kód takýchto ADC je súčtom kódov N = N1 + N2 + N3 + ..., generované samostatnými kaskádami.

Ryža. 2.7. Bloková schéma paralelného sériového ADC

KONTROLNÉ OTÁZKY:

1. Účel a klasifikácia analógovo-digitálnych prevodníkov.

2. Hlavné charakteristiky ADC.

3. Základné princípy konštrukcie ADC.

4. Schéma ADC sekvenčného počítania.

5. Schéma paralelného ADC.

6. Schéma paralelno-sériového ADC.

7. Diagram ADC postupných aproximácií.

3 TYPY BINÁRNYCH KÓDOV

Prednáška číslo 3

"Analógovo-digitálny a digitálno-analógový prevod".

V mikroprocesorových systémoch funguje analógovo-digitálny prevodník (ADC) ako impulzný prvok a digitálno-analógový prevodník (DAC) pôsobí ako extrapolátor.

Analógovo-digitálny prevod spočíva v prevode informácie obsiahnutej v analógovom signáli na digitálny kód ... Digitálna-analógová konverzia navrhnutý na vykonávanie inverznej úlohy, t.j. previesť číslo reprezentované ako digitálny kód na ekvivalentný analógový signál.

ADC sú zvyčajne inštalované v spätnoväzbových slučkách digitálnych riadiacich systémov na konverziu analógových spätnoväzbových signálov na kódy, ktoré vníma digitálna časť systému. To. ADC vykonávajú niekoľko funkcií, ako je vzorkovanie času, kvantovanie úrovne a kódovanie. Zovšeobecnená bloková schéma ADC je znázornená na obrázku 3.1.

Na vstup ADC sa privádza signál vo forme prúdu alebo napätia, ktorý je pri prevode kvantovaný úrovňou. Ideálna statická odozva pre 3-bitový ADC je znázornená na obrázku 3.2.

Vstupné signály môžu nadobúdať ľubovoľné hodnoty v rozsahu od - U max až U max a výstupy zodpovedajú ôsmim (2 3) diskrétnym úrovniam. Volá sa hodnota vstupného napätia, pri ktorej dochádza k prechodu z jedného čítania výstupného kódu ADC na inú susednú hodnotu medzikódové prechodové napätie... Rozdiel medzi dvoma susednými hodnotami prechodov kódu sa nazýva kvantizačný krok alebo jednotka najmenej významného bitu (LSB).Východiskový bod transformačnej charakteristiky sa nazýva bod určený hodnotou vstupného signálu, definovaný ako

(3.1),

kde U 0,1 - napätie prvého medzikódového prechodu, U LSB - kvantizačný krok ( LSB - najmenej významný bit ). prevodu zodpovedá vstupné napätie určené pomerom

(3.2).

Rozsah hodnôt vstupného napätia ADC, obmedzený hodnotami U 0,1 a UN-1, N volal rozsah vstupného napätia.

(3.3).

Rozsah vstupného napätia a hodnota najnižšieho platného bitu N -bit ADC a DAC spája pomer

(3.4).

Napätie

(3.5)

volal plné napätie ( FSR - Full Scale Range ). Tento parameter je zvyčajne určený výstupnou úrovňou zdroja referenčného napätia pripojeného k ADC. Veľkosť kvantizačného kroku alebo jednotiek najmenej významného bitu, tzv rovná sa

(3.6),

a hodnotu jednotky najvýznamnejšej číslice

(3.7).

Ako je zrejmé z obr. 3.2, pri prevode nastáva chyba, ktorá nepresahuje polovicu hodnoty najmenej významného bitu U LSB / 2.

Existujú rôzne metódy analógovo-digitálnej konverzie, ktoré sa líšia presnosťou a rýchlosťou. Vo väčšine prípadov sú tieto vlastnosti navzájom antagonistické. V súčasnosti existujú také typy prevodníkov, ako sú ADC postupných aproximácií (bitové vyváženie), integrujúce ADC, paralelné ( Flash ) ADC, "sigma-delta" ADC atď.

Bloková schéma postupnej aproximácie ADC je znázornená na obrázku 3.3.

Hlavnými prvkami zariadenia sú komparátor (K), digitálno-analógový prevodník (DAC) a logický riadiaci obvod. Princíp prevodu je založený na sekvenčnom porovnávaní úrovne vstupného signálu s úrovňami signálu zodpovedajúcimi rôznym kombináciám výstupného kódu a vytvorení výsledného kódu na základe výsledkov porovnávania. Poradie porovnávaných kódov spĺňa pravidlo polovičného delenia. Na začiatku prevodu sa vstupný kód DAC nastaví do stavu, v ktorom sa všetky bity okrem staršieho rovnajú 0 a staršiemu 1. Pri tejto kombinácii sa napätie rovná polovici vstupného napäťový rozsah sa tvorí na výstupe DAC. Toto napätie sa porovnáva so vstupným napätím na komparátore. Ak je vstupný signál väčší ako signál prichádzajúci z DAC, potom sa najvýznamnejší bit výstupného kódu nastaví na 1, v opačnom prípade sa nastaví na 0. Pri ďalšom takte je takto čiastočne vytvorený kód opäť privedený na vstup DAC, nasledujúci bit je v ňom nastavený na jeden a porovnanie sa opakuje. Proces pokračuje, kým sa neporovná najmenej významný bit. To. formovať N -vyžaduje sa bitový výstupný kód N identické elementárne porovnávacie cykly. To znamená, že ak sú ostatné veci rovnaké, rýchlosť takéhoto ADC klesá so zvyšujúcou sa jeho kapacitou. Vnútorné prvky postupnej aproximácie ADC (DAC a komparátor) musia mať presnosť lepšiu ako je hodnota polovice najmenej významného bitu ADC.

Bloková schéma paralelného ( Flash ) ADC je znázornené na obrázku 3.4.

V tomto prípade je vstupné napätie dodávané na porovnanie so vstupmi rovnakého mena naraz N -1 porovnávače. Na opačné vstupy komparátorov sú privádzané signály z vysoko presného deliča napätia, ktorý je pripojený na zdroj referenčného napätia. V tomto prípade sú napätia z výstupov deliča rovnomerne rozložené v celom rozsahu variácie vstupného signálu. Prioritný snímač generuje digitálny výstupný signál zodpovedajúci najvyššiemu komparátoru s aktivovaným výstupným signálom. To. poskytnúť N -vyžaduje sa bitová konverzia 2 N deliace odpory a 2 N -1 porovnávač. Toto je jedna z najrýchlejších metód konverzie. S veľkou bitovou hĺbkou však vyžaduje veľké náklady na hardvér. Presnosť všetkých rezistorov deliča a komparátora by mala byť opäť lepšia ako polovica najmenej významného bitu.

Bloková schéma ADC s duálnou integráciou je znázornená na obrázku 3.5.

Hlavnými prvkami systému sú analógový spínač pozostávajúci z kľúčov SW 1, SW 2, SW 3, integrátor AND, komparátor K a čítač C. Proces konverzie pozostáva z troch fáz (obrázok 3.6).

V prvej fáze je kľúč zatvorený SW 1 a ostatné klávesy sú otvorené. Cez zatvorený kľúč SW 1 je vstupné napätie privádzané do integrátora, ktorý integruje vstupný signál na pevný časový interval. Po uplynutí tohto časového intervalu je výstupná úroveň integrátora úmerná hodnote vstupného signálu. V druhej etape transformácie je kľúč SW 1 sa otvorí a kľúč SW 2 sa zatvorí a na vstup integrátora sa privedie signál zo zdroja referenčného napätia. Kondenzátor integrátora sa vybíja z napätia akumulovaného v prvom intervale konverzie konštantnou rýchlosťou úmernou referenčnému napätiu. Tento stupeň trvá dovtedy, kým výstupné napätie integrátora neklesne na nulu, o čom svedčí aj výstup komparátora porovnávajúci signál integrátora s nulou. Trvanie druhého stupňa je úmerné vstupnému napätiu meniča. Počas celého druhého stupňa sa na počítadlo sypú vysokofrekvenčné impulzy s kalibrovanou frekvenciou. To. po druhom stupni sú digitálne hodnoty počítadla úmerné vstupnému napätiu. Touto metódou možno dosiahnuť veľmi dobrú presnosť bez kladenia vysokých nárokov na presnosť a stabilitu komponentov. Najmä stabilita kapacity integrátora nemusí byť vysoká, pretože cykly nabíjania a vybíjania prebiehajú rýchlosťou nepriamo úmernou kapacite. Okrem toho sú driftové a ofsetové chyby komparátora kompenzované tým, že začínajú a končia pri rovnakom napätí pre každý krok konverzie. Na zlepšenie presnosti sa využíva tretí stupeň transformácie, kedy je vstup integrátora cez kľúč SW 3 je privedený nulový signál. Keďže tento krok používa rovnaký integrátor a komparátor, odpočítaním výstupnej chyby na nule od následného merania sa vykompenzujú chyby spojené s meraniami blízkymi nule. Prísne požiadavky nie sú kladené ani na frekvenciu hodinových impulzov vstupujúcich do počítadla, pretože z tých istých impulzov sa vytvorí pevný časový interval v prvom stupni premeny. Prísne požiadavky sú kladené len na vybíjací prúd, t.j. na zdroj referenčného napätia. Nevýhodou tohto spôsobu prevodu je jeho nízky výkon.

ADC sa vyznačuje množstvom parametrov, ktoré umožňujú realizovať výber konkrétneho zariadenia na základe požiadaviek na systém. Všetky parametre ADC možno rozdeliť do dvoch skupín: statické a dynamické. Prvé určujú charakteristiky presnosti zariadenia pri práci s konštantným alebo pomaly sa meniacim vstupným signálom a druhé charakterizujú rýchlosť zariadenia ako udržiavanie presnosti so zvýšením frekvencie vstupného signálu.

Úroveň kvantizácie ležiaca v blízkosti nuly vstupného signálu zodpovedá napätiu medzikódových prechodov –0,5 U LSB a 0,5 U LSB (prvý sa vyskytuje iba v prípade bipolárneho vstupného signálu). V skutočných zariadeniach sa však napätia týchto medzikódových prechodov môžu líšiť od týchto ideálnych hodnôt. Odchýlka skutočných úrovní týchto napätí medzikódových prechodov od ich ideálnych hodnôt sa nazýva bipolárna chyba posunutia nuly ( Bipolárna nulová chyba ) a unipolárna chyba posunutia nuly ( Chyba odsadenia nuly ), resp. Rozsahy bipolárnej konverzie zvyčajne používajú chybu nulového posunu a unipolárne konverzie zvyčajne používajú chybu unipolárneho posunu. Táto chyba vedie k paralelnému posunu reálnej transformačnej charakteristiky vzhľadom na ideálnu charakteristiku pozdĺž osi x (obr. 3.7).

Odchýlka úrovne vstupného signálu zodpovedajúca poslednému medzikódovému prechodu od jeho ideálnej hodnoty U FSR -1,5 U LSB sa volá chyba v plnom rozsahu ( Chyba v plnej mierke).

ADC prevodný faktor nazývaná dotyčnica sklonu priamky vedenej cez začiatočný a koncový bod skutočných transformačných charakteristík. Rozdiel medzi skutočnou a ideálnou hodnotou konverzného faktora sa nazýva chyba konverzného faktora ( Chyba zisku ) (Obrázok 3.7) Zahŕňa chyby na konci stupnice, ale nezahŕňa chyby nulovej stupnice. Pre unipolárny rozsah je definovaný ako rozdiel medzi chybou v plnom rozsahu a unipolárnou chybou posunutia nuly a pre bipolárny rozsah je to rozdiel medzi chybou v celom rozsahu a bipolárnou chybou posunu nuly. V skutočnosti ide v každom prípade o odchýlku ideálnej vzdialenosti medzi posledným a prvým medzikódovým prechodom (rovná sa U FSR -2 U LSB ) od jeho skutočnej hodnoty.

Chyby nulového posunu a zosilnenia konverzie je možné kompenzovať nastavením predzosilňovača ADC. K tomu musíte mať voltmeter s presnosťou najmenej 0,1 U LSB ... Aby boli tieto dve chyby nezávislé, najprv sa opraví chyba posunu nuly a potom chyba konverzného faktora.Ak chcete opraviť chybu posunutia nuly ADC, musíte:

1. Vstupné napätie nastavte presne na 0,5 U LSB;

2. Upravte offset predzosilňovača ADC, kým sa ADC neprepne do stavu 00 ... 01.

Ak chcete opraviť chybu konverzného faktora, musíte:

1. Vstupné napätie nastavte presne na úroveň U FSR -1,5 U LSB;

2. Upravte zosilnenie predzosilňovača ADC, kým sa ADC neprepne do stavu 11 ... 1.

V dôsledku nedokonalosti prvkov obvodu ADC sa kroky v rôznych bodoch charakteristík ADC navzájom líšia veľkosťou a nie sú rovnaké. U LSB (obr. 3.8).

Odchýlka vzdialenosti medzi stredmi dvoch susedných reálnych kvantizačných krokov od ideálnej hodnoty kvantizačného kroku U LSB volal diferenciálna nelinearita (DNL - Diferenciálna nelinearita). Ak DNL väčší alebo rovný U LSB , potom môže mať ADC takzvané „chýbajúce kódy“ (obr. 3.3). To znamená lokálnu náhlu zmenu v zosilnení ADC, čo v riadiacich systémoch s uzavretou slučkou môže viesť k strate stability.

Pre aplikácie, kde je dôležité udržiavať výstupný signál s danou presnosťou, je dôležité presne prispôsobiť výstupné kódy ADC medzikódovým prechodovým napätiam. Nazýva sa maximálna odchýlka stredu kvantizačného kroku na skutočnej charakteristike ADC od linearizovanej charakteristiky integrálna nelinearita (INL - Integral Nonlinearity) resprelatívna presnosť (Relatívna presnosť) ADC (obrázok 3.9).

Linearizovaná charakteristika je nakreslená cez krajné body skutočnej konverznej charakteristiky po ich kalibrácii, t.j. opravené chyby ofsetovej nuly a konverzného faktora.

Je prakticky nemožné kompenzovať chyby diferenciálnej a integrálnej nelinearity jednoduchými prostriedkami.

Rozlíšenie ADC ( Rozhodnutie ) je prevrátená hodnota maximálneho počtu kombinácií kódov na výstupe ADC

(3.8).

Tento parameter určuje, akú minimálnu úroveň vstupného signálu (vo vzťahu k signálu s plnou amplitúdou) môže ADC vnímať.

Presnosť a rozlíšenie sú dve nezávislé charakteristiky. Rozlíšenie hrá rozhodujúcu úlohu, keď je dôležité zachovať špecifikovaný dynamický rozsah vstupného signálu. Presnosť je kritická, keď je potrebné udržiavať kontrolovanú hodnotu na danej úrovni s pevnou presnosťou.

Dynamický rozsah ADC (DR - dynamický rozsah ) je pomer maximálnej vnímanej úrovne vstupného napätia k minimu, vyjadrený v dB

(3.9).

Tento parameter určuje maximálne množstvo informácií, ktoré je ADC schopný preniesť. Takže pre 12-bitový ADC DR = 72 dB.

Charakteristiky skutočných ADC sa líšia od charakteristík ideálnych zariadení v dôsledku nedokonalosti prvkov skutočného zariadenia. Uvažujme o niektorých parametroch, ktoré charakterizujú skutočné ADC.

Pomer signálu k šumu(SNR - pomer signálu k šumu ) je pomer efektívnej hodnoty vstupného sínusového signálu k efektívnej hodnote šumu, ktorý je definovaný ako súčet všetkých ostatných spektrálnych zložiek do polovice vzorkovacej frekvencie, bez zohľadnenia konštantnej zložky. Pre dokonalé N -bitový ADC, ktorý generuje iba kvantizačný šum SNR vyjadrené v decibeloch možno definovať ako

(3.10),

kde N - Bitová hĺbka ADC. Takže pre 12-bitový ideálny ADC SNR = 74 dB. Táto hodnota je väčšia ako hodnota dynamického rozsahu toho istého ADC od r minimálna úroveň vnímaného signálu musí byť väčšia ako úroveň hluku. Tento vzorec berie do úvahy iba kvantizačný šum a neberie do úvahy iné zdroje hluku, ktoré existujú v skutočných ADC. Preto tie hodnoty SNR pre skutočné ADC spravidla nižšie ako ideálne. Typická hodnota SNR pre skutočný 12-bitový ADC je to 68-70 dB.

Ak má vstupný signál menší výkyv U FSR , potom je potrebné upraviť posledný vzorec

(3.11),

kde K OS je útlm vstupného signálu, vyjadrený v dB. Takže, ak má vstupný signál 12-bitového ADC amplitúdu 10-krát menšiu ako polovicu plného napätia, potom K OS = -20 dB a SNR = 74 dB - 20 dB = 54 dB.

Význam skutočného SNR možno použiť na určenie efektívneho počtu bitov ADC( ENOB - Efektívny počet bitov ). Určuje sa podľa vzorca

(3.12).

Tento ukazovateľ môže charakterizovať skutočnú rozhodujúcu schopnosť skutočného ADC, napríklad 12-bitového ADC, v ktorom SNR = 68 dB pre signál s K OS = -20 dB je v skutočnosti 7-bit ( ENOB = 7,68). hodnota ENOB silne závisí od frekvencie vstupného signálu, t.j. efektívna kapacita ADC klesá so zvyšujúcou sa frekvenciou.

Celkové harmonické skreslenie ( THD - Total Harmonic Distortion ) Je pomer súčtu efektívnych hodnôt všetkých vyšších harmonických k efektívnej hodnote základnej harmonickej

(3.13),

kde n zvyčajne obmedzené na 6 alebo 9. Tento parameter charakterizuje úroveň harmonického skreslenia výstupného signálu ADC v porovnaní so vstupom. THD sa zvyšuje s frekvenciou vstupného signálu.

Plná výkonová šírka pásma ( FPBW - Full Power Bandwidth ) Je maximálna frekvencia vstupného signálu s rozkmitom v plnom rozsahu, pri ktorej sa amplitúda rekonštruovanej základnej zložky zníži o maximálne 3 dB. So zvýšením frekvencie vstupného signálu analógové obvody ADC prestávajú mať čas na spracovanie svojich zmien s danou presnosťou, čo vedie k zníženiu konverzného koeficientu ADC pri vysokých frekvenciách.

Čas vyrovnania (Čas vyrovnania ) Je čas, ktorý ADC potrebuje na dosiahnutie nominálnej presnosti po privedení skokového signálu s amplitúdou rovnajúcou sa celému rozsahu vstupného signálu na jeho vstup. Tento parameter je obmedzený kvôli konečnej rýchlosti rôznych uzlov ADC.

V dôsledku rôznych druhov chýb je charakteristika skutočného ADC nelineárna. Ak je signál privedený na vstup zariadenia s nelinearitou, ktorého spektrum pozostáva z dvoch harmonických fa a f b , potom v spektre výstupného signálu takéhoto zariadenia okrem základných harmonických aj intermodulačné subharmonické s frekv., kde m, n = 1,2,3, ... Subharmonické sú druhého rádu f a + f b, f a - f b , subharmoniky tretieho rádu sú 2 f a + f b, 2 f a - f b, f a +2 f b, f a -2 f b ... Ak majú vstupné sínusoidy blízke frekvencie umiestnené blízko horného okraja priepustného pásma, potom sú subharmonické druhého rádu ďaleko od vstupných sínusoidov a nachádzajú sa v oblasti nízkych frekvencií, zatiaľ čo subharmonické subharmoniky tretieho rádu majú frekvencie blízke vstupným frekvenciám.

Koeficient intermodulačného skreslenia ( Intermodulačné skreslenie ) Je pomer súčtu efektívnych hodnôt intermodulačných subharmoník určitého rádu k súčtu efektívnych hodnôt základných harmonických, vyjadrený v dB

(3.14).

Dokončenie akejkoľvek analógovo-digitálnej konverzie trvá určitý čas. Pod čas konverzie ADC (Čas konverzie ) sa chápe ako časový interval od okamihu, keď analógový signál príde na vstup ADC, do okamihu, keď sa objaví zodpovedajúci výstupný kód. Ak sa vstupný signál ADC mení v čase, potom konečný čas konverzie ADC vedie k vzniku tzv. chyba clony(Obrázok 3.10).

Signál spustenia konverzie prichádza v okamihu t 0 , a momentálne sa zobrazí výstupný kód t 1 ... Počas tejto doby sa vstupný signál stihol zmeniť o hodnotuD U ... Vzniká neistota: aká úroveň hodnoty vstupného signálu v rozsahu U 0 - U 0 + D U daný výstupný kód sa zhoduje. Pre zachovanie presnosti prevodu na úrovni najmenej významnej bitovej jednotky je potrebné, aby počas doby prevodu zmena hodnoty signálu na vstupe ADC nepresiahla hodnotu najmenej významnej bitovej jednotky.

(3.15).

Zmenu úrovne signálu počas prevodu možno približne vypočítať ako

(3.16),

kde U - Vstupné napätie ADC, T c - čas konverzie. Dosadením (3.16) do (3.15) dostaneme

(3.17).

Ak vstup pôsobí na sínusový signál s frekvenciou f

(3.18),

potom sa jeho derivácia bude rovnať

(3.19).

Svoju maximálnu hodnotu nadobúda, keď je kosínus 1. Nahradením, berúc do úvahy túto skutočnosť, (3.9) do (3.7), dostaneme

, alebo

(3.20)

Konečný čas konverzie ADC vedie k požiadavke na obmedzenie rýchlosti zmeny vstupného signálu. Aby sa znížila chyba clony atď. oslabiť obmedzenie rýchlosti zmeny vstupného signálu ADC na vstupe prevodníka je nastavené tzv. Fetch-store device (UVC) ( Jednotka sledovania/držania ). Zjednodušený diagram UVC je znázornený na obrázku 3.11.

Toto zariadenie má dva režimy prevádzky: režim vzorkovania a režim blokovania. Režim vzorkovania zodpovedá zatvorenému stavu kľúča SW ... V tomto režime výstupné napätie UVC opakuje svoje vstupné napätie. Blokovací režim sa aktivuje príkazom otváracieho kľúča SW ... V tomto prípade sa spojenie medzi vstupom a výstupom UVC preruší a výstupný signál sa udržiava na konštantnej úrovni zodpovedajúcej úrovni vstupného signálu v čase prijatia príkazu blokovania v dôsledku náboja nahromadeného na kondenzátor. Ak je teda príkaz latch zadaný bezprostredne pred začiatkom konverzie ADC, výstupný signál VCI sa bude udržiavať na konštantnej úrovni počas celej doby konverzie. Po ukončení konverzie sa UVC opäť prenesie do vzorkovacieho režimu. Práca skutočného UVC sa trochu líši od ideálneho prípadu, ktorý bol opísaný (obrázok 3.12).

(3.21),

kde f - frekvencia vstupného signálu, t A Je veľkosť neistoty clony.

V skutočnom UVC nemôže výstupný signál zostať úplne nezmenený počas konečného času konverzie. Kondenzátor sa postupne vybije malým vstupným prúdom výstupnej vyrovnávacej pamäte. Pre zachovanie požadovanej presnosti je potrebné, aby sa pri premene náboj kondenzátora nezmenil o viac ako 0,5 U LSB.

Digitálno-analógové prevodníky Zvyčajne sú inštalované na výstupe mikroprocesorového systému, aby konvertovali jeho výstupné kódy na analógový signál dodávaný do spojitého riadiaceho objektu. Ideálna statická odozva pre 3-bitový DAC je znázornená na obrázku 3.13.

Východiskový bod charakteristiky definovaný ako bod zodpovedajúci prvému (nulovému) vstupnému kódu U 00 ... 0 . Koncový bod charakteristiky definovaný ako bod zodpovedajúci poslednému vstupnému kódu U 11 ... 1 ... Definície rozsahu výstupného napätia, jednotiek najmenej významného kvantovacieho bitu, chýb nulového posunu, chýb konverzného faktora sú podobné zodpovedajúcim charakteristikám ADC.

Z hľadiska štrukturálnej organizácie má DAC oveľa menšiu škálu možností konštrukcie prevodníka. Hlavnou štruktúrou DAC je tzv. "Reťaz Schéma R -2 R “(obr. 3.14).

Je ľahké ukázať, že vstupný prúd obvodu je I v = U REF / R a prúdy po sebe idúcich obvodových spojení Ja v / 2, ja v / 4, ja v / 8 atď. Na konverziu vstupného digitálneho kódu na výstupný prúd stačí zhromaždiť všetky prúdy ramena zodpovedajúce tým vo vstupnom kóde vo výstupnom bode prevodníka (obrázok 3.15).

Ak je na výstupný bod meniča pripojený operačný zosilňovač, potom výstupné napätie môže byť definované ako

(3.22),

kde K - zadanie digitálneho kódu, N - počet číslic DAC.

Všetky existujúce DAC sú rozdelené do dvoch veľkých skupín: DAC s prúdovým výstupom a DAC s napäťovým výstupom. Rozdiel medzi nimi spočíva v absencii alebo prítomnosti koncového stupňa na operačnom zosilňovači v čipe DAC. Napäťové výstupné DAC sú komplexnejšie zariadenia a vyžadujú menej prídavných komponentov na prevádzku. Avšak posledná fáza spolu s parametrami schémy rebríka určuje dynamické a presné parametre DAC. Implementácia presného, ​​vysokorýchlostného operačného zosilňovača na jeden čip s DAC je často náročná. Preto má väčšina vysokorýchlostných DAC prúdový výstup.

Diferenciálna nelinearita pre DAC je definovaný ako odchýlka vzdialenosti medzi dvoma susednými úrovňami analógového výstupného signálu od ideálnej hodnoty U LSB ... Vysoká diferenciálna nelinearita môže spôsobiť, že DAC sa stane nemonotónnym. To znamená, že zvýšenie digitálneho kódu povedie k zníženiu výstupného signálu v niektorej časti charakteristiky (obrázok 3.16). To môže viesť k nežiaducemu generovaniu v systéme.

Integrálna nelinearita pre DAC je definovaná ako najväčšia odchýlka úrovne analógového výstupu od priamky vedenej cez body zodpovedajúce prvému a poslednému kódu po ich úprave.

Čas vyrovnania DAC je definovaný ako čas, počas ktorého je výstupný signál DAC nastavený na danú úroveň s chybou nie väčšou ako 0,5 U LSB po zmene vstupného kódu z 00 ... 0 na 11 ... 1. Ak má DAC vstupné registre, potom určitá časť času ustálenia je spôsobená pevným oneskorením prechodu digitálnych signálov a iba zvyšok je spôsobený zotrvačnosťou samotného obvodu DAC. Preto sa čas ustálenia zvyčajne meria nie od okamihu, keď nový kód príde na vstup DAC, ale od okamihu, keď sa výstupný signál zodpovedajúci novému kódu začne meniť, do okamihu, keď sa výstupný signál vytvorí s presnosťou. 0,5U LSB (obrázok 3.17).

V tomto prípade čas ustálenia určuje maximálnu vzorkovaciu frekvenciu DAC.

(3.23),

kde t S Je čas vyrovnania.

Vstupné digitálne obvody DAC majú konečnú rýchlosť. Navyše rýchlosť šírenia signálov zodpovedajúcich rôznym bitom vstupného kódu nie je rovnaká kvôli rozptylu parametrov prvkov a vlastností obvodu. V dôsledku toho sa ramená rebríkového obvodu DAC pri príchode nového kódu neprepínajú synchrónne, ale s určitým vzájomným oneskorením. To vedie k tomu, že v diagrame výstupného napätia DAC sa pri prechode z jednej ustálenej hodnoty na druhú pozorujú rázy rôznych amplitúd a smerov (obrázok 3.18).

Podľa operačného algoritmu je DAC extrapolátor nultého rádu, ktorého frekvenčná odozva môže byť vyjadrená výrazom

(3.24),

kde w s - vzorkovacia frekvencia. Frekvenčná odozva DAC je znázornená na obrázku 3.20.

Ako vidíte, pri frekvencii 0,5w s rekonštruovaný signál je zoslabený o 3,92 dB v porovnaní s nízkofrekvenčnými zložkami signálu. Dochádza teda k miernemu skresleniu spektra rekonštruovaného signálu. Vo väčšine prípadov toto mierne skreslenie výrazne neovplyvňuje výkon systému. Avšak v prípadoch, keď sa vyžaduje zvýšená linearita spektrálnych charakteristík systému (napríklad v systémoch spracovania zvuku), špeciálny rekonštrukčný filter s frekvenčnou charakteristikou typu x / hriech (x).

Analógovo-digitálne prevodníky sú určené na konverziu analógového signálu (zvyčajne napätia) do digitálnej formy (sekvencia digitálnych hodnôt napätia meraných v pravidelných intervaloch). Jedným z najdôležitejších parametrov analógovo-digitálnych prevodníkov je kapacita jeho výstupných dát. Práve tento parameter poskytuje pomer signálu k šumu prevodu a v konečnom dôsledku aj dynamický rozsah digitálneho signálu. Snažia sa zvýšiť bitovú hĺbku ADC, aby zvýšili pomer signálu k šumu. Pomer signálu k šumu analógovo-digitálneho prevodníka možno určiť pomocou nasledujúceho vzorca:

SN = N× 6 + 3,5 (dB)

kde N- počet binárnych bitov na výstupe ADC.

Nemenej dôležitým parametrom ADC je čas potrebný na prijatie ďalšej vzorky digitálneho signálu na jeho výstupe. Súčasné dosiahnutie vysokej rýchlosti prevodu a veľkej bitovej hĺbky je veľmi náročná úloha, na riešenie ktorej bolo vyvinuté veľké množstvo typov analógovo-digitálnych prevodníkov. Zvážte ich hlavné charakteristiky a oblasti použitia.

Najrýchlejší typ ADC sú. Tieto typy ADC vyžadujú prenos veľkých dátových tokov, takže sa prenášajú paralelne. To vedie k tomu, že paralelné ADC majú veľký počet externých kolíkov. V dôsledku toho sú rozmery paralelných mikroobvodov ADC pomerne veľké. Ďalšou vlastnosťou paralelných ADC je značná spotreba prúdu. Uvedenými nevýhodami tohto typu ADC sú platba za vysokú rýchlosť prevodu analógového signálu do digitálnej formy jeho zobrazenia. Rýchlosť konverzie v paralelných ADC dosahuje 500 Msamples za sekundu (500 MSPS). Podľa Kotelnikovovej vety môže maximálna frekvencia vstupného signálu dosiahnuť 250 MHz. Príklady zahŕňajú AD6641-500 od Analog Devices alebo ISLA214P50 od Intersil.

Na dosiahnutie ešte vyšších konverzných pomerov sa paralelne používa niekoľko paralelných ADC, ktoré pracujú striedavo. Zároveň, aby sa zabezpečil prenos dát do mikroobvodu spracovania, je potrebné použiť niekoľko paralelných zberníc (jedna pre každý ADC). Príkladom tohto typu analógovo-digitálnych prevodníkov je MAX109 ADC od Maxim, ktorý poskytuje konverzný pomer až 2,2 GSPS.

O niečo ekonomickejší typ ADC je. V týchto typoch ADC sú digitálno-analógové prevodníky zapojené do procesu analógovo-digitálnej konverzie. Vysoká rýchlosť posuvu vzoriek analógového signálu na výstup je realizovaná v dôsledku spracovania v potrubí. Výsledkom je, že pre sériovo-paralelné FWG sa rýchlosť prevodu a výstupná rýchlosť nasledujúcej digitálnej vzorky nezhodujú. Príklady zahŕňajú čipy AD6645 a AD9430 od Analog Devices.

V súčasnosti sú najbežnejším typom ADC. Napriek skutočnosti, že v týchto typoch analógovo-digitálnych prevodníkov nie je možné zreťazené spracovanie údajov, čo znamená, že čas prevodu a perióda výstupu údajov na výstupe ADC sú rovnaké, tento typ ADC je dostatočne rýchly na to, aby fungoval. v širokej škále úloh.

V súčasnosti sa vzorkovanie signálu vo vzorkovacích a pamäťových zariadeniach (VLD) a prevod napätia na binárne čísla (vzorky digitálnych signálov) vykonáva v jednom mikroobvode. Typický obvod na pripojenie ADC s paralelným výstupom je znázornený na obrázku 1.

Obrázok 1. Schéma zapojenia paralelného ADC ADC0804

V tomto obvode musí mikroprocesor alebo programovateľný logický obvod poslať signál na spustenie konverzie (v tomto obvode je to signál WR) na spustenie analógovo-digitálnej konverzie. Po dokončení prevodu mikroobvod ADC vydá signál pripravenosti údajov INTR a mikroprocesor môže prečítať binárny kód zodpovedajúci vstupnému napätiu. Pri prevode signálu podľa Kotelnikovovej vety vzorkovacia frekvencia f q ide na vstup WR a jeho stabilitu zabezpečuje mikroprocesor.

Treba poznamenať, že pri spracovaní nízkofrekvenčných signálov je často potrebné vykonať A/D konverziu aj D/A konverziu súčasne. V niektorých prípadoch je potrebné kombinovať niekoľko analógových kanálov v jednom mikroobvode, napríklad spracovanie stereo zvuku. Okrem toho v týchto typoch mikroobvodov obsahujú nízkofrekvenčné alebo pásmové filtre, operačné zosilňovače, čo im umožňuje posielať signál na svoj vstup priamo z výstupu mikrofónu a z výstupu do telefónu. Tento typ mikroobvodov ADC / DAC dostal špeciálny názov - kodeky.

Literatúra:

1. Analod-Digital Conversion, editor Walt Kester, Analog Devises, 2004 .-- 1138 s.
2. Techniky dizajnu zmiešaných signálov a DSP ISBN_0750676116, editor Walt Kester, Analog Devises, 2004 .-- 424 s.
3. Aplikácia vysokorýchlostného systému, editor Walta Kestera, Analog Devises, 2006 .-- 360 s.

Spolu s článkom „Typy analógovo-digitálnych prevodníkov (ADC)“ čítajte:

Analógovo-digitálne prevodníky (ADC) sú zariadenia určené na konverziu analógových signálov na digitálne. Pre takúto transformáciu je potrebné kvantovať analógový signál, t.j. obmedziť okamžité hodnoty analógového signálu na určité úrovne, nazývané kvantizačné úrovne.

Charakteristika ideálneho kvantovania má tvar znázornený na obr. 3,92.

Kvantovanie je zaokrúhlenie analógovej hodnoty na najbližšiu kvantizačnú úroveň, t.j. maximálna chyba kvantovania je ± 0,5 h (h je kvantovací krok).

Medzi hlavné charakteristiky ADC patrí počet bitov, čas prevodu, nelinearita atď. Počet bitov – počet bitov kódu priradených k analógovej hodnote, ktorú môže ADC vytvoriť. Často sa hovorí o rozlíšení ADC, ktoré je určené prevrátenou hodnotou maximálneho počtu kombinácií kódov na výstupe ADC. 10-bitový ADC má teda rozlíšenie (2 10 = 1024) −1, to znamená, že so stupnicou ADC zodpovedajúcou 10 V absolútna hodnota kvantizačného kroku nepresiahne 10 mV. Doba konverzie tp je časový interval od okamihu danej zmeny signálu na vstupe ADC, kým sa na jeho výstupe neobjaví zodpovedajúci stabilný kód.

Typické metódy prevodu sú: paralelný prevod analógovej hodnoty a sekvenčný prevod.

ADC s paralelnou konverziou analógového vstupného signálu

Pri paralelnom spôsobe sa vstupné napätie súčasne porovnáva s n referenčnými napätiami a zisťuje sa, medzi ktorými dvoma referenčnými napätiami leží. V tomto prípade sa výsledok dosiahne rýchlo, ale schéma sa ukáže byť dosť zložitá.

Princíp činnosti ADC (obr. 3.93)

Keď U in = 0, pretože pre všetky operačné zosilňovače je rozdiel napätia (U + - U -)< 0 (U + , U − - напряжения относительно общей точки соответственно неинвертирующего и инвертирующего входа), напряжения на выходе всех ОУ равны −Е пит а на выходах кодирующего преобразователя (КП) Z 0 , Z 1 , Z 2 устанавливаются нули. Если U вх >0,5U, ale menej ako 3 / 2U, iba pre spodný operačný zosilňovač (U + - U -)> 0 a iba pri jeho výstupnom napätí + sa objaví jamka E, čo vedie k výskytu nasledujúcich signálov na výstupoch CP : Z 0 = 1, Z 2 = Z l = 0. Ak U in> 3 / 2U, ale menej ako 5 / 2U, potom sa na výstupe dvoch spodných operačných zosilňovačov objaví napätie + E pit, čo vedie k vzhľadu kódu 010 na výstupoch KP a pod.

Pozrite si zaujímavé video o práci ADC:

ADC so sériovou konverziou vstupného signálu

Toto je ADC na sériové počítanie, ktoré sa nazýva sledovací ADC (obrázok 3.94).
ADC tohto typu používa DAC a reverzný čítač, ktorého signál zabezpečuje zmenu napätia na výstupe DAC. Nastavenie obvodu je také, aby bola zabezpečená približná rovnosť napätí na vstupe U a na výstupe DAC -U. Ak je vstupné napätie Uin väčšie ako napätie U na výstupe DAC, počítadlo sa prepne do režimu priameho počítania a kód na jeho výstupe sa zvýši, čím sa zvýši napätie na výstupe DAC. V momente rovnosti U in a U sa počítanie zastaví a z výstupu spätného počítadla sa odstráni kód zodpovedajúci vstupnému napätiu.

Metóda sekvenčnej konverzie je implementovaná aj v ADC časovej - pulznej konverzii (ADC s lineárnym generátorom napätia (CLV)).

Princíp činnosti uvažovaného ADC Obr. 3.95) je založený na počítaní počtu impulzov v časovom intervale, počas ktorého lineárne sa meniace napätie (LIN), rastúce od nuly, dosiahne úroveň vstupného napätia U in. Používajú sa tieto označenia: SS - porovnávací obvod, GI - generátor impulzov, Kl - elektronický kľúč, Mp - počítadlo impulzov.

Časový bod t 1 vyznačený v časovom diagrame zodpovedá začiatku merania vstupného napätia a časový bod t 2 zodpovedá rovnosti vstupného napätia a napätia CLAY. Chyba merania je určená krokom časového rozdelenia. Tlačidlo Kl pripája generátor impulzov k meraču od okamihu spustenia merania až do okamihu, keď sú U in a U ílov rovnaké. Prostredníctvom U Cch je indikované napätie na vstupe čítača.

Výstupný kód počítadla je úmerný vstupnému napätiu. Jednou z nevýhod tejto schémy je jej nízky výkon.

ADC s duálnou integráciou

Takýto ADC implementuje metódu sekvenčnej konverzie vstupného signálu (obr. 3.96). Používajú sa tieto označenia: CS - riadiaci systém, GI - generátor impulzov, Mp - počítadlo impulzov. Princíp činnosti ADC spočíva v určení pomeru dvoch časových intervalov, z ktorých počas jedného je vstupné napätie U integrované integrátorom na báze operačného zosilňovača (napätie U a na výstupe integrátora sa mení z nula na maximálnu hodnotu v absolútnej hodnote) a pri ďalšej sa referenčné napätie U op (U a mení z maxima v absolútnej hodnote na nulu) (obr. 3.97).

Nech je integračný čas t 1 vstupného signálu konštantný, potom čím dlhší je druhý časový interval t 2 (časový interval, počas ktorého je referenčné napätie integrované), tým väčšie je vstupné napätie. Kláves K Z je určený na nastavenie integrátora do počiatočného nulového stavu. V prvom z uvedených časových intervalov je kľúč K 1 zatvorený, kľúč K 2 otvorený a v druhom časovom intervale je ich stav opačný ako je uvedený. Súčasne so zatvorením kľúča K 2 začnú prúdiť impulzy z generátora impulzov GI cez riadiaci obvod CS do počítadla Cch.

Príchod týchto impulzov končí, keď je napätie na výstupe integrátora rovné nule.

Napätie na výstupe integrátora po časovom intervale t 1 je určené výrazom

U a (t 1) = - (1 / RC) t1 ∫ 0 U v dt = - (U v t 1) / (RC)

Použitím podobného výrazu pre časový interval t 2 dostaneme

t2 = - (RC / U op) U a (t 1)

Ak tu dosadíme výraz pre U a (t 1), dostaneme t 2 = (U in / U op) t 1, odkiaľ U in = U oa t 2 / t 1

Kód na výstupe počítadla určuje hodnotu vstupného napätia.

Jednou z hlavných výhod tohto typu ADC je vysoká odolnosť proti šumu. Náhodné skoky vo vstupnom napätí vyskytujúce sa počas krátkej doby majú malý alebo žiadny vplyv na chybu prevodu. Nevýhodou ADC je nízka rýchlosť.

Najbežnejšie sú čipy série ADC 572, 1107, 1138 atď. (Tabuľka 3.3)
Tabuľka ukazuje, že paralelný prevodný ADC má najlepší výkon a sekvenčný prevodný ADC má najhorší výkon.

Ponúkame vám pozrieť si ďalšie hodné video o práci a zariadení ADC: