Dac pracujúci na princípe delenia napätia. Digitálno-analógový prevodník: popis, princíp činnosti, použitie

Analógové signály sa vyznačujú mnohými technickými parametrami, jedným z nich je napríklad, že ľudské ucho počuje signály s frekvenciou v rozsahu od 1 do 22 kHz, zatiaľ čo viditeľné svetlo obsahuje frekvencie merané v miliardách hertzov. Príkladom záznamu analógového signálu je gramofónová platňa. Fotografie, najprv čiernobiele a potom farebné, sú tiež príkladom záznamu analógového signálu.

Takmer vždy stojí, po ktorom je užitočné povedať pár slov, aby bola úloha, ktorú zvažované zariadenia riešia, jasnejšia.

ADC konvertuje na digitálne. Zvyčajne je číslo, ktoré zodpovedá veľkosti signálu v čase jeho merania, reprezentované binárnym kódom. Každé meranie sa vykonáva pri určitej frekvencii, ktorá sa nazýva kvantizačná frekvencia.

Teoreticky podložená minimálna kvantizačná frekvencia poskytujúca neskreslenú obnovu signálu. Tento signál je bez skreslenia a musí byť na výstupe obnovený digitálno-analógovým prevodníkom. Kvantizačná frekvencia musí byť aspoň dve maximálne frekvencie konvertovaného signálu. Napríklad pre neskreslenú konverziu zvukového signálu stačí kvantizačná frekvencia 44 kHz.

Teraz je jasné, že má na vstupe sekvenciu binárnych kódov, ktoré musí previesť na zodpovedajúci analógový signál.

Spoľahlivosť v prevádzke a životnosť sú tiež zahrnuté v ukazovateľoch, ale tieto parametre nezávisia od princípu činnosti DAC, ale skôr od základne prvkov a kvality konštrukcie. Bez ohľadu na princíp prevodu sa digitálno-analógové prevodníky vyznačujú vlastnosťami, ako je dynamický rozsah, presnosť prevodu a časovanie.

Dynamický rozsah je určený pre vstup a výstup DAC ako pomer maximálnej vstupnej (výstupnej) hodnoty k minimálnej vstupnej (výstupnej) hodnote.

Jedným z časových parametrov je prevrátená hodnota kvantizačnej frekvencie, nazývaná kvantizačná perióda. Je jasné, že pre DAC túto hodnotu nastavuje ADC, s ktorým bol signál konvertovaný.

Hlavnou hodnotou, ktorá charakterizuje rýchlosť DAC, je čas konverzie. Tu si musíte vybrať: dlhší čas prevodu - presnejší DAC, ale nižšia jeho rýchlosť a naopak.

Uvažujme o niektorých princípoch digitálneho prevodu na analógový bez uvádzania vzorcov a diagramov. Existujú dva princípy konverzie - sériový a paralelný.

Digitálno-analógový prevodník prevádza sekvenciu digitálnych kódov na vstupe na sekvenciu pravouhlých impulzov na výstupe. Šírka impulzu a následný interval do ďalšieho impulzu sa určuje v závislosti od hodnoty prijatého binárneho kódu. Preto sa na výstupe dolnopriepustného filtra získava analógový signál z impulzov vstupujúcich na vstup s premenlivou periódou.

Paralelná konverzia sa vykonáva napríklad pomocou rezistorov zapojených paralelne k stabilnému zdroju napájania. Počet odporov sa rovná bitovej hĺbke kódu vstupujúceho na vstup. Hodnota odporu vo vysokom ráde je 2-krát menšia ako v predchádzajúcom nízkom ráde. V obvode každého odporu je kľúč. Vstupný kód ovláda klávesy - kde 1, prechádza prúd. Preto v obvodoch bude prúd určený hmotnosťou výboja a digitálno-analógový prevodník na výstupe má celkový prúd, ktorý bude zodpovedať zaznamenanému binárnemu kódu.

DAC- digitálno-analógové prevodníky - zariadenia určené na prevod diskrétneho (digitálneho) signálu na spojitý (analógový) signál. Konverzia sa vykonáva v pomere k binárnemu kódu signálu.

Klasifikácia DAC

Podľa typu výstupného signálu: s prúdovým výstupom a napäťovým výstupom;

Podľa typu digitálneho rozhrania: so sériovým vstupom a s paralelným vstupom vstupného kódu;

Podľa počtu DAC na čipe: jednokanálový a viackanálový;

Podľa rýchlosti: stredná rýchlosť a vysoká rýchlosť.

Hlavné parametre DAC:

1. N - bitová hĺbka.

2. Maximálny výstupný prúd.

4. Hodnota referenčného napätia.

5. Rozlíšenie.

6. Riadenie úrovní napätia (TTL alebo CMOS).

7. Chyby prevodu (chyba nulového posunu na výstupe, absolútna chyba prevodu, nelinearita prevodu, diferenciálna nelinearita). 8. Doba konverzie - časový interval od okamihu predloženia (odoslania) kódu do okamihu, keď sa objaví výstupný signál.

9. Analógový čas usadzovania

Hlavné prvky DAC sú:

Do integrovaného obvodu možno zabudovať odporové matice (súbor rozdeľovačov s určitým TCS, s určitou odchýlkou ​​2 %, 5 % alebo menej);

Klávesy (na bipolárnych alebo MOSFET);

Zdroj referenčného napätia.

Základné schémy pre zostavenie DAC.

21. ADC Všeobecné ustanovenia. Vzorkovacia frekvencia. ADC klasifikácia. Princíp činnosti paralelnej akcie ADC.

Podľa rýchlosti ADC sa delia na:

1. Paralelné prevodné ADC (paralelné ADC) sú vysokorýchlostné ADC, majú komplexné hardvérové ​​využitie jednotiek GHz. rozlíšenie N = 8-12 bitov, Fg = desiatky MHz

2. ADC postupnej aproximácie (postupné počítanie) do 10 MHz Rozlíšenie N = 10-16 bitov, Fg = desiatky kHz

3. Integrácia ADC s rozlíšením stoviek Hz N = 16-24 bitov, Fg = desiatky

4. Sigma-delta ADC jednotky s rozlíšením MHz N = 16-24 bitov, Fg = stovky Hz

22. Sériové počítanie ADC. Princíp fungovania.

23. ADC postupných aproximácií. Princíp fungovania.

Tento kód z výstupu RPP sa privedie do DAC, ktorý vydá príslušné napätie 3/4Uinmax, ktoré sa porovná s Uin (na SS) a výsledok sa štvrtým hodinovým impulzom zapíše do rovnakého bitu. Proces potom pokračuje, kým sa neanalyzujú všetky bity.

Čas konverzie SAR ADC:

tpr = 2nTG, kde TG je perióda opakovania impulzov generátora; n - bitová hĺbka ADC.

Tieto ADC sú pomalšie ako paralelné ADC, ale sú lacnejšie a spotrebúvajú menej energie. Príklad: 1113PV1.

24. Princíp činnosti ADC integračného typu.

Princíp činnosti integrujúceho ADC je založený na dvoch hlavných princípoch:

1. Prevod vstupného napätia na frekvenciu alebo trvanie (čas) impulzov

Uin → f (VFC - menič napätia a frekvencie)

2. Prevod frekvencie alebo trvania (času) na digitálny kód

f -> N; T → N.

Hlavnú chybu zavádza VLF.

ADC tohto typu vykonávajú konverziu v dvoch fázach.

V prvom kroku sa integruje vstupný analógový signál a táto integrovaná hodnota sa prevedie na sled impulzov. Frekvencia opakovania impulzov v tejto sekvencii alebo ich trvanie je modulované integrovanou hodnotou vstupného signálu.

V druhej fáze sa táto sekvencia impulzov prevedie na digitálny kód - meria sa jej frekvencia alebo trvanie impulzu.

Digitálne na analógové prevodníky (DAC) — určené na konverziu digitálnych signálov na analógové. Takáto konverzia je potrebná napríklad pri obnove analógového signálu, ktorý bol predtým prevedený na digitálny na prenos na veľkú vzdialenosť alebo uloženie (takýto signál môže byť najmä zvukový). Ďalším príkladom použitia takejto konverzie je príjem riadiaceho signálu pri digitálnom riadení zariadení, ktorých prevádzkový režim je určený priamo analógovým signálom (ktorý sa uskutočňuje najmä pri riadení motorov).

(xtypo_quote) Medzi hlavné parametre DAC patrí rozlíšenie, čas ustálenia, chyba nelinearity atď. (/xtypo_quote)

Rozlíšenie je prevrátená hodnota maximálneho počtu kvantovacích krokov pre výstupný analógový signál. Settling time t set - časový interval od vstupného kódu po vstup do momentu, kedy výstupný signál vstúpi do určených limitov, určených chybou. Chyba nelinearity - maximálna odchýlka grafu výstupného napätia od napätia určeného digitálnym signálom vzhľadom na ideálnu priamku v celom rozsahu prevodu.

Rovnako ako tie, o ktorých sa uvažuje, aj DAC sú „spojom“ medzi analógovou a digitálnou elektronikou. Existujú rôzne princípy konštrukcie ADC.

Schéma DAC so súčtom váhových prúdov

Na obr. 3.88 je znázornený obvod DAC so súčtom hmotnostných prúdov.

Kľúč S 5 je zatvorený iba vtedy, keď sú všetky kľúče S 1 ... S 4 otvorené (v tomto prípade u out = 0). U 0

- referenčné napätie. Každý rezistor vo vstupnom obvode zodpovedá určitému bitu binárneho čísla.

V podstate je tento DAC invertujúci zosilňovač založený na operačnom zosilňovači. Analýza takejto schémy nie je náročná. Ak je teda jeden kľúč zatvorený

S1, potom u out = −U 0 R oc / R

čo zodpovedá prvej a nulám vo zvyšných čísliciach.

Z analýzy obvodu vyplýva, že modul výstupného napätia je úmerný číslu, ktorého binárny kód je určený stavom kláves S 1 ... S 4 . Prúdy kľúčov S 1 ... S 4 sú sčítané v bode "a" a prúdy rôznych kľúčov sú rôzne (majú rôzne "váhy"). To určuje názov obvodu.

Z vyššie uvedeného vyplýva, že u out \u003d - (U 0 R oc / R) S 1 - (U 0 R oc / (R / 2)) S 2 - - (U 0 R oc / (R / 4)) S3 - (U0Roc / (R/8)) S4 = = - (U0Roc / R) (8S4 + 4S3 + 2S2 + S1)

kde S i,i = 1, 2, 3, 4 nadobúda hodnotu 1, ak je príslušný kľúč zatvorený a 0, ak je kľúč otvorený.

Stav kľúčov je určený vstupným transformačným kódom. Obvod je jednoduchý, ale má nevýhody: výrazné zmeny napätia na klávesoch a použitie odporov s veľmi rozdielnymi odpormi. Je ťažké poskytnúť požadovanú presnosť týchto odporov.

DAC na báze odporovej matrice R - 2R

Uvažujme DAC založený na odporovej matici R - 2R (matica konštantného odporu) (obr. 3.89).

Obvod používa takzvané preklápacie klávesy S 1 ... S 4 , z ktorých každý je pripojený k spoločnému bodu v jednom zo stavov, takže napätia na klávesoch sú nízke. Kľúč S 5 je uzavretý iba vtedy, keď sú všetky kľúče S 1 ... S 4 pripojené k spoločnému bodu. Vstupný obvod používa odpory iba s dvoma rôznymi hodnotami odporu.

Z analýzy obvodu je zrejmé, že modul výstupného napätia je úmerný číslu, ktorého binárny kód je určený stavom kľúčov S 1 ... S 4. Analýza sa dá ľahko vykonať vzhľadom na nasledujúce skutočnosti. Nech je každý z kľúčov S 1 ... S 4 spojený so spoločným bodom. Potom, ako je ľahké vidieť, napätie vzhľadom na spoločný bod v každom z nasledujúcich bodov "a" ... "d" je 2 krát väčšie ako v predchádzajúcom. Napríklad napätie v bode „b“ je 2-krát väčšie ako v bode „a“ (napätia Ua, Ub, Uc a Ud v uvedených bodoch sa určujú takto:

Predpokladajme, že sa zmenil stav špecifikovaných kľúčov. Potom sa napätia v bodoch "a" ... "d" nezmenia, keďže napätie medzi vstupmi operačného zosilňovača je takmer nulové.

Z vyššie uvedeného vyplýva, že:

u out \u003d - (U 0 R oc / 2R) S 4 - ((U 0 /2) R oc / 2R) S 3 - ((U 0 /4) R oc / 2R) S 2 - (( U 0 / 8) R oc / 2R) S 1 \u003d - (U 0 R oc / 16R) (8S 4 + 4S 3 + 2S 2 + S 1)

kde S i, i = 1, 2, 3, 4 nadobúda hodnotu 1, ak je príslušný spínač zatvorený a 0, ak je spínač otvorený.

DAC pre konverziu z binárneho na desiatkové

Zoberme si DAC na konverziu binárno-desiatkových čísel (obr. 3.90).

Na vyjadrenie každej číslice desiatkového čísla sa používa samostatná matica R − 2R (označená obdĺžnikmi). Z 0 …Z 3 označujú čísla určené stavom kľúčov každej matice R − 2R. Princíp činnosti je jasný, ak vezmeme do úvahy, že odpor každej matice R a ak analyzujeme fragment obvodu znázorneného na obr. 3,91. Z analýzy vyplýva, že

U2 = U1 [ (R||9R) / (8,1R + R||9R) ]

R||9R = (R9R) / (R + 9R) = 0,9R

Preto U 2 \u003d 0,1 U 1. S týmto vedomím dostaneme

u out \u003d - (U 0 R oc / 16R) 10 -3 (10 3 Z 3 + 10 2 Z 2 + 10 Z 1 + Z 0)

Najbežnejšie sú DAC série mikroobvodov 572, 594, 1108, 1118 atď. 3.2 sú dané...

Parametre niektorých DAC

Prednáška č.3

"Analógovo-digitálny a digitálno-analógový prevod".

V mikroprocesorových systémoch úlohu impulzného prvku vykonáva analógovo-digitálny prevodník (ADC) a úlohu extrapolátora vykonáva digitálno-analógový prevodník (DAC).

Analógovo-digitálny prevod je previesť informácie obsiahnuté v analógovom signáli na digitálny kód . Digitálna konverzia na analógový navrhnutý na vykonávanie inverznej úlohy, t.j. previesť číslo reprezentované ako digitálny kód na ekvivalentný analógový signál.

ADC sú spravidla inštalované v spätnoväzbových obvodoch digitálnych riadiacich systémov na konverziu analógových spätnoväzbových signálov na kódy, ktoré sú vnímané digitálnou časťou systému. To. ADC vykonávajú niekoľko funkcií, ako napríklad: časové vzorkovanie, kvantovanie úrovne, kódovanie. Zovšeobecnená bloková schéma ADC je znázornená na obr. 3.1.

Na vstup ADC sa privádza signál vo forme prúdu alebo napätia, ktorý je kvantovaný úrovňou počas procesu konverzie. Ideálna statická odozva 3-bitového ADC je znázornená na obrázku 3.2.

Vstupné signály môžu nadobúdať akúkoľvek hodnotu v rozsahu od - Umax až Umax a výstupy zodpovedajú ôsmim (2 3) diskrétnym úrovniam. Volá sa hodnota vstupného napätia, pri ktorej dochádza k prechodu z jednej hodnoty výstupného kódu ADC na inú susednú hodnotu kódové prechodové napätie. Rozdiel medzi dvoma susednými hodnotami medzikódových prechodov sa nazýva kvantizačný krok alebo jednotka najnižšej významnej číslice (LSD).Východiskový bod konverznej charakteristiky sa nazýva bod definovaný hodnotou vstupného signálu, definovaný ako

(3.1),

kde U 0,1 je napätie prvého medzikódového prechodu, ULSB – krok kvantovania ( LSB - najmenej významný bit ). prevod zodpovedá vstupnému napätiu, určenému pomerom

(3.2).

Rozsah vstupného napätia ADC, obmedzený hodnotami U 0,1 a UN-1,N volal rozsah vstupného napätia.

(3.3).

Rozsah vstupného napätia a hodnota LSB N -bitový pomer medzi linkami ADC a DAC

(3.4).

Napätie

(3.5)

volal plné napätie ( FSR-Full Scale Range ). Tento parameter je zvyčajne určený úrovňou výstupného signálu referenčného napätia pripojeného k ADC. Hodnota kvantizačného kroku alebo jednotka najmenej významného bitu, t.j. rovná sa

(3.6),

a jednotkovú hodnotu najvýznamnejšej číslice

(3.7).

Ako je zrejmé z obr. 3.2, pri prevode sa vyskytne chyba, ktorá nepresiahne polovicu hodnoty najmenej významnej číslice U LSB /2.

Existujú rôzne metódy analógovo-digitálnej konverzie, ktoré sa líšia presnosťou a rýchlosťou. Vo väčšine prípadov sú tieto vlastnosti navzájom antagonistické. V súčasnosti existujú také typy prevodníkov, ako sú ADC postupných aproximácií (bitové vyváženie), integrujúce ADC, paralelné ( Flash ) ADC, "sigma-delta" ADC atď.

Bloková schéma ADC postupných aproximácií je znázornená na obr.3.3.

Hlavnými prvkami zariadenia sú komparátor (K), digitálno-analógový prevodník (DAC) a logický riadiaci obvod. Princíp konverzie je založený na sekvenčnom porovnávaní úrovne vstupného signálu s úrovňami signálu zodpovedajúcimi rôznym kombináciám výstupného kódu a vytvorení výsledného kódu na základe výsledkov porovnávania. Postupnosť porovnávaných kódov spĺňa pravidlo polovičného delenia. Na začiatku prevodu sa vstupný kód DAC nastaví do stavu, v ktorom sú všetky bity okrem najvyššieho bitu 0 a najvyšší bit je 1. Pri tejto kombinácii sa generuje napätie rovnajúce sa polovici rozsahu vstupného napätia pri výstup DAC. Toto napätie sa porovnáva so vstupným napätím na komparátore. Ak je vstupný signál väčší ako signál prichádzajúci z DAC, potom sa najvýznamnejší bit výstupného kódu nastaví na 1, inak sa nastaví na 0. V ďalšom cykle sa takto čiastočne vytvorený kód opäť privedie na vstup DAC, nasledujúci bit sa nastaví na jednotku a porovnanie sa zopakuje. Proces pokračuje, kým sa neporovná najmenej významný bit. To. formovať N - potrebný bitový výstupný kód N identické elementárne cykly porovnávania. To znamená, že ak sú ostatné veci rovnaké, rýchlosť takéhoto ADC klesá so zvyšovaním jeho kapacity. Vnútorné prvky postupnej aproximácie ADC (DAC a komparátor) musia mať presnosť lepšiu ako polovica LSB ADC.

Štrukturálny diagram rovnobežky ( Flash ) ADC je znázornené na obrázku 3.4.

V tomto prípade sa vstupné napätie použije na porovnanie so vstupmi rovnakého mena okamžite. N -1 porovnávače. Protiľahlé vstupy komparátorov prijímajú signály z vysoko presného deliča napätia, ktorý je pripojený k zdroju referenčného napätia. V tomto prípade sú napätia z výstupov deliča rovnomerne rozložené po celom rozsahu vstupného signálu. Prioritný snímač generuje digitálny výstup zodpovedajúci najvyššiemu komparátoru s povoleným výstupom. To. poskytnúť N - potrebná bitová konverzia 2 N deliace odpory a 2 N -1 porovnávač. Toto je jedna z najrýchlejších metód konverzie. Pri veľkej kapacite však vyžaduje veľké náklady na hardvér. Presnosť všetkých deliacich rezistorov a komparátorov by mala byť opäť lepšia ako polovica hodnoty najmenej významného bitu.

Bloková schéma ADC s dvojitou integráciou je znázornená na obrázku 3.5.

Hlavnými prvkami systému sú analógový spínač pozostávajúci z kľúčov SW 1, SW 2, SW 3, integrátor I, komparátor K a čítač C. Proces konverzie pozostáva z troch fáz (obr. 3.6).

V prvej fáze je kľúč zatvorený SW 1 a ostatné spínače sú otvorené. Prostredníctvom súkromného kľúča SW 1 je vstupné napätie privedené na integrátor, ktorý integruje vstupný signál v pevnom časovom intervale. Po tomto časovom intervale je úroveň výstupného signálu integrátora úmerná hodnote vstupného signálu. V druhej fáze transformácie je kľúč SW 1 sa otvorí a tlačidlo SW 2 je uzavretý a na vstup integrátora je privedený signál zo zdroja referenčného napätia. Kondenzátor integrátora sa vybíja z napätia akumulovaného v prvom intervale konverzie konštantnou rýchlosťou úmernou referenčnému napätiu. Tento stupeň trvá dovtedy, kým výstupné napätie integrátora neklesne na nulu, o čom svedčí výstupný signál komparátora, ktorý porovnáva signál integrátora s nulou. Trvanie druhého stupňa je úmerné vstupnému napätiu meniča. Počas celého druhého stupňa sú do počítadla privádzané vysokofrekvenčné impulzy s kalibrovanou frekvenciou. To. po druhom stupni sú digitálne hodnoty počítadla úmerné vstupnému napätiu. Touto metódou možno dosiahnuť veľmi dobrú presnosť bez kladenia vysokých nárokov na presnosť a stabilitu komponentov. Najmä stabilita kapacity integrátora nemusí byť vysoká, pretože cykly nabíjania a vybíjania prebiehajú rýchlosťou nepriamo úmernou kapacite. Okrem toho sú komparptorové drifty a chyby offsetu kompenzované skutočnosťou, že každá fáza konverzie začína a končí pri rovnakom napätí. Na zlepšenie presnosti sa využíva tretí stupeň transformácie, kedy je vstup integrátora cez kľúč SW 3 je nulový signál. Pretože sa v tejto fáze používa rovnaký integrátor a komparátor, odčítanie hodnoty výstupnej chyby v nule od výsledku následného merania umožňuje kompenzovať chyby spojené s meraniami blízkymi nule. Prísne požiadavky nie sú kladené ani na frekvenciu hodinových impulzov dodávaných do počítadla, pretože z tých istých impulzov sa vytvorí pevný časový interval v prvom stupni konverzie. Prísne požiadavky sú kladené len na vybíjací prúd, t.j. na zdroj referenčného napätia. Nevýhodou tohto spôsobu prevodu je nízka rýchlosť.

ADC sa vyznačujú množstvom parametrov, ktoré umožňujú realizovať výber konkrétneho zariadenia na základe požiadaviek na systém. Všetky parametre ADC možno rozdeliť do dvoch skupín: statické a dynamické. Prvý určuje charakteristiky presnosti zariadenia pri práci s konštantným alebo pomaly sa meniacim vstupným signálom a druhý charakterizuje rýchlosť zariadenia ako udržiavanie presnosti so zvyšujúcou sa frekvenciou vstupného signálu.

Úroveň kvantizácie ležiaca v blízkosti nuly vstupného signálu zodpovedá napätiam medzikódových prechodov –0,5 U LSB a 0,5 U LSB (prvý sa vyskytuje iba v prípade bipolárneho vstupného signálu). V skutočných zariadeniach sa však napätia týchto medzikódových prechodov môžu líšiť od týchto ideálnych hodnôt. Odchýlka skutočných úrovní týchto napätí medzikódových prechodov od ich ideálnych hodnôt sa nazýva bipolárna chyba posunutia nuly ( Bipolárna nulová chyba ) a unipolárna chyba posunutia nuly ( Chyba odsadenia nuly ), resp. Pri bipolárnych rozsahoch sa pri prevodoch zvyčajne používa chyba nulového posunu a pri unipolárnych chybách unipolárneho posunu. Táto chyba vedie k paralelnému posunu reálnej transformačnej charakteristiky voči ideálnej charakteristike pozdĺž osi x (obr. 3.7).

Odchýlka úrovne vstupného signálu zodpovedajúca poslednému prechodu medzikódu od jeho ideálnej hodnoty U FSR -1,5 U LSB , sa volá chyba v plnom rozsahu ( Chyba v plnej mierke).

ADC prevodný faktor sa nazýva dotyčnica sklonu priamky vedenej cez začiatočný a koncový bod reálnej transformačnej charakteristiky. Rozdiel medzi skutočnou a ideálnou hodnotou konverzného faktora sa nazýva chyba konverzného faktora ( Chyba zisku ) (obr. 3.7).Zahŕňa chyby na koncoch stupnice, ale nezahŕňa nulové chyby stupnice. Pre unipolárny rozsah je definovaný ako rozdiel medzi chybou v celom rozsahu a unipolárnou chybou posunutia nuly a pre bipolárny rozsah je to rozdiel medzi chybou v celom rozsahu a bipolárnou chybou posunu nuly. V skutočnosti ide v každom prípade o odchýlku ideálnej vzdialenosti medzi posledným a prvým medzikódovým prechodom (rovná sa U FSR -2 U LSB ) od jeho skutočnej hodnoty.

Chyby nulového posunu a konverzného faktora je možné kompenzovať nastavením predzosilňovača ADC. K tomu musíte mať voltmeter s presnosťou najmenej 0,1 ULSB . Pre nezávislosť týchto dvoch chýb sa najprv opraví chyba nulového posunu a potom chyba transformačného koeficientu.Ak chcete opraviť chybu posunutia nuly ADC, musíte:

1. Vstupné napätie nastavte presne na 0,5 U LSB;

2. Upravte offset predzosilňovača ADC, kým sa ADC neprepne do stavu 00…01.

Ak chcete opraviť chybu prevodného koeficientu, musíte:

1. Vstupné napätie nastavte presne na úroveň U FSR -1,5 U LSB ;

2. Upravte zosilnenie predzosilňovača ADC, kým sa ADC neprepne do stavu 11…1.

V dôsledku nedokonalosti prvkov obvodu ADC sa kroky v rôznych bodoch charakteristík ADC navzájom líšia veľkosťou a nie sú rovnaké U LSB (obr. 3.8).

Odchýlka vzdialenosti medzi stredmi dvoch susedných reálnych kvantizačných krokov od ideálnej hodnoty kvantizačného kroku ULSB volal diferenciálna nelinearita (DNL - Diferenciálna nelinearita). Ak DNL väčší alebo rovný ULSB , potom môže mať ADC takzvané „chýbajúce kódy“ (obr. 3.3). To má za následok lokálnu prudkú zmenu prenosového koeficientu ADC, čo v uzavretých riadiacich systémoch môže viesť k strate stability.

Pre tie aplikácie, kde je dôležité udržiavať výstupný signál s danou presnosťou, je dôležité, aby sa výstupné kódy ADC čo najviac zhodovali s napätiami medzikódových prechodov. Maximálna odchýlka stredu kvantizačného kroku na skutočnej ADC charakteristike od linearizovanej charakteristiky sa nazýva integrálna nelinearita (INL - Integral Nonlinearity) resprelatívna presnosť (Relatívna presnosť) ADC (obrázok 3.9).

Linearizovaná charakteristika je nakreslená cez krajné body reálnej transformačnej charakteristiky po ich kalibrácii, t.j. eliminovali chyby nulového offsetu a konverzného faktora.

Je prakticky nemožné kompenzovať chyby v diferenciálnej a integrálnej nelinearite jednoduchými prostriedkami.

rozlíšenie ADC ( Rozhodnutie ) je prevrátená hodnota maximálneho počtu kombinácií kódov na výstupe ADC

(3.8).

Tento parameter určuje, akú minimálnu úroveň vstupného signálu (vo vzťahu k signálu s plnou amplitúdou) je ADC schopný akceptovať.

Presnosť a rozlíšenie sú dve nezávislé charakteristiky. Rozlíšenie hrá rozhodujúcu úlohu, keď je dôležité poskytnúť daný dynamický rozsah vstupného signálu. Presnosť je rozhodujúca, keď je potrebné udržiavať kontrolovanú hodnotu na danej úrovni s pevnou presnosťou.

Dynamický rozsah ADC (DR - Dynamic Range ) je pomer maximálnej vnímanej úrovne vstupného napätia k minimu, vyjadrený v dB

(3.9).

Tento parameter určuje maximálne množstvo informácií, ktoré je ADC schopný preniesť. Takže pre 12-bitový ADC DR = 72 dB.

Charakteristiky skutočných ADC sa líšia od charakteristík ideálnych zariadení v dôsledku nedokonalosti prvkov skutočného zariadenia. Uvažujme o niektorých parametroch, ktoré charakterizujú skutočné ADC.

odstup signálu od šumu(SNR - pomer signálu k šumu ) je pomer efektívnej hodnoty vstupného sínusového signálu k efektívnej hodnote šumu, ktorá je definovaná ako súčet všetkých ostatných spektrálnych zložiek do polovice vzorkovacej frekvencie, s výnimkou jednosmernej zložky. Pre dokonalé N -bitový ADC, ktorý generuje iba kvantizačný šum SNR , vyjadrené v decibeloch, možno definovať ako

(3.10),

kde N - bitová hĺbka ADC. Takže pre 12-bitový ideálny ADC SNR = 74 dB. Táto hodnota je väčšia ako hodnota dynamického rozsahu toho istého ADC. minimálna úroveň vnímaného signálu musí byť väčšia ako úroveň hluku. Tento vzorec berie do úvahy iba kvantovací šum a neberie do úvahy iné zdroje hluku, ktoré existujú v skutočných ADC. Preto tie hodnoty SNR pre skutočné ADC je to spravidla menej ako ideálne. typická hodnota SNR pre skutočný 12-bitový ADC je 68-70 dB.

Ak má vstupný signál menší výkyv U FSR , potom je potrebné opraviť posledný vzorec

(3.11),

kde KOS je útlm vstupného signálu, vyjadrený v dB. Takže, ak má vstupný signál 12-bitového ADC amplitúdu 10-krát menšiu ako polovicu plného napätia, potom KOS = -20 dB a SNR=74dB - 20dB=54dB.

Skutočná hodnota SNR možno použiť na určenie efektívneho počtu bitov ADC( ENOB - Efektívny počet bitov ). Určuje sa podľa vzorca

(3.12).

Tento indikátor môže charakterizovať skutočnú rozhodovaciu silu skutočného ADC. Takže 12-bitový ADC, ktorý má SNR =68dB pre signál s FOS=-20dB je v skutočnosti 7-bit ( ENOB = 7,68). hodnota ENOB silne závisí od frekvencie vstupného signálu, t.j. efektívna bitová hĺbka ADC klesá so zvyšujúcou sa frekvenciou.

Celkové harmonické skreslenie ( THD – celkové harmonické skreslenie ) je pomer súčtu efektívnych hodnôt všetkých vyšších harmonických k efektívnej hodnote základnej harmonickej

(3.13),

kde n zvyčajne limit na úrovni 6 alebo 9. Tento parameter charakterizuje úroveň harmonického skreslenia výstupného signálu ADC v porovnaní so vstupom. THD sa zvyšuje s frekvenciou vstupného signálu.

Plná výkonová šírka pásma ( FPBW - Full Power Bandwidth ) je maximálna vstupná frekvencia od špičky po špičku, pri ktorej sa amplitúda rekonštruovanej základnej frekvencie zníži o maximálne 3 dB. Keď sa frekvencia vstupného signálu zvyšuje, analógové obvody ADC už nemajú čas na spracovanie svojich zmien s danou presnosťou, čo vedie k zníženiu konverzného koeficientu ADC pri vysokých frekvenciách.

Čas vyrovnania (Nastavovať čas ) je čas potrebný na to, aby ADC dosiahol svoju nominálnu presnosť po privedení skokového signálu s amplitúdou rovnajúcou sa celému rozsahu vstupného signálu na jeho vstup. Tento parameter je obmedzený kvôli konečnej rýchlosti rôznych uzlov ADC.

V dôsledku rôznych druhov chýb je charakteristika skutočného ADC nelineárna. Ak je signál privedený na vstup zariadenia s nelinearitou, ktorého spektrum pozostáva z dvoch harmonických fa a f b , potom v spektre výstupného signálu takéhoto zariadenia budú okrem základných harmonických aj intermodulačné subharmonické s frekvenciami., kde m , n =1,2,3,… Subharmonické sú druhého rádu f a + f b , f a - f b , subharmoniky tretieho rádu sú 2 f a + f b , 2 f a - f b , f a +2 f b , f a -2 f b . Ak majú vstupné sínusoidy blízke frekvencie umiestnené blízko horného okraja šírky pásma, potom sú subharmoniky druhého rádu ďaleko od vstupných sínusoidov a nachádzajú sa v oblasti nižšej frekvencie, zatiaľ čo subharmonické subharmoniky tretieho rádu majú frekvencie blízko vstupu. frekvencie.

Faktor intermodulačného skreslenia ( Intermodulárne skreslenie ) je pomer súčtu efektívnych hodnôt intermodulačných subharmoník určitého rádu k súčtu efektívnych hodnôt základných harmonických, vyjadrený v dB

(3.14).

Akákoľvek metóda analógovo-digitálnej konverzie vyžaduje určitý čas na dokončenie. Pod čas konverzie ADC (Čas konverzie ) označuje časový interval od okamihu, keď analógový signál príde na vstup ADC, kým sa neobjaví zodpovedajúci výstupný kód. Ak sa vstupný signál ADC mení v čase, potom konečný čas konverzie ADC vedie k vzniku tzv. chyba clony(obr.3.10).

Signál spustenia konverzie prichádza v okamihu t0 , a momentálne sa zobrazí výstupný kód t1 . Počas tejto doby sa vstupný signál stihol zmeniť o hodnotuD U . Vzniká neistota: aká úroveň hodnoty vstupného signálu v rozsahu U 0 - U 0 + D U zodpovedá danému výstupnému kódu. Pre udržanie presnosti prevodu na úrovni najmenej významnej číslice je potrebné, aby pri prevode nebola zmena hodnoty signálu na vstupe ADC väčšia ako hodnota najmenej významnej číslice.

(3.15).

Zmenu úrovne signálu počas doby konverzie možno približne vypočítať ako

(3.16),

kde sa nachádzaš - Vstupné napätie ADC, T c - čas konverzie. Dosadením (3.16) do (3.15) dostaneme

(3.17).

Ak je vstupom sínusový signál s frekvenciou f

(3.18),

potom bude jeho derivát

(3.19).

Nadobudne maximálnu hodnotu, keď sa kosínus rovná 1. Dosadením (3.9) do (3.7) s prihliadnutím na to dostaneme

, alebo

(3.20)

Konečný čas konverzie ADC vedie k požiadavke obmedziť rýchlosť zmeny vstupného signálu. Aby sa znížila chyba clony atď. zoslabiť hranicu rýchlosti zmeny vstupného signálu ADC na vstupe prevodníka je nastavená na tzv. "zariadenie na uchovávanie vzoriek" (SHA) ( Jednotka sledovania/pridržania ). Zjednodušená schéma UVH je znázornená na obr. 3.11.

Toto zariadenie má dva režimy prevádzky: režim vzorkovania a režim blokovania. Režim vzorkovania zodpovedá zatvorenému stavu kľúča SW . V tomto režime výstupné napätie SHA opakuje svoje vstupné napätie. Režim zamykania sa aktivuje príkazom, ktorý otvorí kľúč SW . V tomto prípade sa spojenie medzi vstupom a výstupom SHA preruší a výstupný signál sa udržiava na konštantnej úrovni zodpovedajúcej úrovni vstupného signálu v okamihu prijatia príkazu na uzamknutie v dôsledku náboja nahromadeného na zariadení. kondenzátor. Ak je teda príkaz zmrazenia vydaný tesne pred začiatkom konverzie ADC, výstupný signál SHA sa bude udržiavať na konštantnej úrovni počas celej doby konverzie. Po dokončení konverzie sa SHA prepne späť do režimu vzorkovania. Fungovanie skutočného SHA sa trochu líši od ideálneho prípadu, ktorý bol popísaný (obr. 3.12).

(3.21),

kde f je frekvencia vstupného signálu, t A je veľkosť neistoty clony.

V reálnom SHA nemôže výstupný signál zostať absolútne nezmenený počas konečného času konverzie. Kondenzátor sa bude postupne vybíjať malým vstupným prúdom výstupnej vyrovnávacej pamäte. Pre dodržanie požadovanej presnosti je potrebné, aby sa pri premene náboj kondenzátora nezmenil o viac ako 0,5 ULSB.

Digitálno-analógové prevodníky sa zvyčajne inštalujú na výstup mikroprocesorového systému, aby konvertovali jeho výstupné kódy na analógový signál dodávaný do spojitého riadiaceho objektu. Ideálna statická odozva 3-bitového DAC je znázornená na obrázku 3.13.

Charakteristický východiskový bod definovaný ako bod zodpovedajúci prvému (nulovému) vstupnému kódu U 00…0 . Charakteristický koncový bod definovaný ako bod zodpovedajúci poslednému vstupnému kódu U 11…1 . Definície rozsahu výstupného napätia, jednotky LSB, chyby posunu nuly a chyby prevodného pomeru sú podobné ako v prípade ADC.

Z hľadiska štrukturálnej organizácie má DAC oveľa menšiu škálu možností na stavbu meniča. Hlavnou štruktúrou DAC je tzv. "reťaz Schéma R -2 R“ (obr. 3.14).

Je ľahké ukázať, že vstupný prúd obvodu je I v = U REF / R , a prúdy po sebe nasledujúcich článkov obvodu, resp Ja v /2, ja v /4, ja v /8 atď. Na prevod vstupného digitálneho kódu na výstupný prúd stačí na výstupnom bode prevodníka zozbierať všetky prúdy ramien zodpovedajúce jednotkám vo vstupnom kóde (obr. 3.15).

Ak je k výstupnému bodu meniča pripojený operačný zosilňovač, potom je možné výstupné napätie určiť ako

(3.22),

kde K - zadanie digitálneho kódu, N - bitová hĺbka DAC.

Všetky existujúce DAC sú rozdelené do dvoch veľkých skupín: DAC s prúdovým výstupom a DAC s napäťovým výstupom. Rozdiel medzi nimi spočíva v absencii alebo prítomnosti koncového stupňa na operačnom zosilňovači v čipe DAC. Napäťové výstupné DAC sú kompletnejšie zariadenia a vyžadujú menej prídavných komponentov na prevádzku. Konečná fáza spolu s parametrami rebríkového obvodu však určuje dynamické a presné parametre DAC. Často je ťažké implementovať presný vysokorýchlostný operačný zosilňovač na tom istom čipe s DAC. Preto má väčšina vysokorýchlostných DAC prúdový výstup.

Diferenciálna nelinearita pre DAC je definovaný ako odchýlka vzdialenosti medzi dvoma susednými úrovňami analógového výstupného signálu od ideálnej hodnoty ULSB . Veľká hodnota diferenciálnej nelinearity môže spôsobiť, že DAC sa stane nemonotónnym. To znamená, že zvýšenie digitálneho kódu povedie k zníženiu výstupného signálu v niektorej časti charakteristiky (obr. 3.16). To môže viesť k nežiaducemu generovaniu v systéme.

Integrálna nelinearita pre DAC je definovaná ako najväčšia odchýlka úrovne analógového výstupného signálu od priamky vedenej cez body zodpovedajúce prvému a poslednému kódu po ich úprave.

Čas vyrovnania DAC je definovaný ako čas, počas ktorého bude výstupný signál DAC nastavený na danú úroveň s chybou nie väčšou ako 0,5 ULSB po zmene vstupného kódu z hodnoty 00…0 na hodnotu 11…1. Ak má DAC vstupné registre, tak určitá časť času ustálenia je spôsobená pevným oneskorením prechodu digitálnych signálov a iba zvyšná časť je spôsobená zotrvačnosťou samotného obvodu DAC. Preto sa čas ustálenia zvyčajne meria nie od okamihu, keď na vstup DAC príde nový kód, ale od okamihu, keď sa výstupný signál zodpovedajúci novému kódu začne meniť, až do okamihu, keď sa výstupný signál vytvorí s presnosťou 0,5U LSB (obr.3.17) .

V tomto prípade čas ustálenia určuje maximálnu vzorkovaciu frekvenciu DAC.

(3.23),

kde t S - doba vyrovnania.

Digitálne vstupné obvody DAC majú konečnú rýchlosť. Navyše rýchlosť šírenia signálov zodpovedajúcich rôznym bitom vstupného kódu nie je rovnaká v dôsledku šírenia parametrov prvkov a vlastností obvodu. V dôsledku toho sa ramená rebríkového obvodu DAC, keď príde nový kód, neprepínajú synchrónne, ale s určitým vzájomným oneskorením. To vedie k tomu, že v diagrame výstupného napätia DAC sa pri prechode z jednej ustálenej hodnoty na druhú pozorujú špičky rôznych amplitúd a smerov (obr. 3.18).

Podľa operačného algoritmu je DAC extrapolátor nultého rádu, ktorého frekvenčná odozva môže byť vyjadrená výrazom

(3.24),

kde w s - vzorkovacia frekvencia. Frekvenčná odozva DAC je znázornená na obrázku 3.20.

Ako je vidieť, pri frekvencii 0,5w s obnovený signál je zoslabený o 3,92 dB v porovnaní s nízkofrekvenčnými zložkami signálu. Dochádza teda k miernemu skresleniu spektra obnoveného signálu. Vo väčšine prípadov toto malé skreslenie výrazne neovplyvňuje parametre systému. Avšak v prípadoch, keď sa vyžaduje zvýšená linearita spektrálnych charakteristík systému (napríklad v systémoch na spracovanie zvuku), na vyrovnanie výsledného spektra na výstupe DAC je potrebné nainštalovať špeciálny regeneračný filter s frekvenciou odpoveď typu x/sin(x).